



# SN8F5708 Series

Datasheet

**8051-based Microcontroller**

SN8F5705

SN8F5707

SN8F5708

SN8F570870

SN8F570812

SN8F57082

SN8F570822

SN8F57084

SN8F57085

SN8F57086

SN8F57087

## Series

# 1 简介

## 1.1 功能特性

- ◆ 增强 8051 的性能，减少指令周期时间（高达到 80C51 的 12 倍）
- 高达 32MHz 灵活的 CPU 频率
- 内部 32MHz 时钟发生器 (IHRC)，1MHz 到 16MHz 晶振，外部同步时钟源
- 实时时钟，带 32.768KHz 晶振
- ◆ 16 KB 非易失性 Flash 存储器 (IROM)，支持 在线编程功能
- ◆ 256 字节内部 RAM (IRAM)
- ◆ 1 KB 外部 RAM (XRAM)
- ◆ 自带优先权的 19 个中断源，对应唯一的中断向量
  - 16 个内部中断
  - 3 个外部中断：INT0, INT1, INT2
  - 硬件乘法/除法单元
  - 2 组 DPTR
  - 2 组 8/16 位定时器，带 4 种操作模式

- 1 组 16 位定时器，带 4 组比较输出 (PWM) 和 捕捉通道功能
- ◆ 3 组 16 位 PWM 发生器
  - 每组 PWM 都有 2 个输出通道，带有反相器和死 区控制功能
- ◆ 12 位 SAR ADC，包括 12 个外部通道和 4 个内 部通道，以及 4 个内部参考电压
- ◆ SPI/UART 接口，支持 SMBus 的 I2C 接口
- ◆ 片上调试
  - 单线调试接口
  - 5 个硬件断点
  - 无限次软件断点
  - ROM 数据安全保护
  - 看门狗和可编程的外部复位
  - 1.8/2.4/3.3V 低电压检测
  - 工作电压范围大 (1.8 V – 5.5 V)，温度范围为 -40 °C 到 85 °C


## 1.2 应用领域

- 无刷直流电机
- 家用自动化产品
- 家电
- 其它

### 1.3 产品性能表

	I/O	PWM Channels	I2C	SP	UART	ADC ext. Channels	OPA	CMP	Ext. INT	Package Types
SN8F5708	46	10	V	V	V	12	2	2	3	LQFP48,QFN48
SN8F570870	44	10	V	V	V	12	2	2	3	QFN46
SN8F5707	42	10	V	V	V	12	2	2	3	LQFP44
SN8F57086	38	10	V	V	V	12	1	2	3	QFN40
SN8F5705	30	9	V	V	V	7	2	2	1	LQFP32,QFN32
SN8F57084	26	9	V	V	V	7	1	1	2	SKDIP28,SOP28, QFN28
SN8F57082	18	6	V	-	V	7	-	-	2	SOP20,TSSOP20
SN8F570822	18	8	-	-	-	8	-	1	3	TSSOP20
SN8F570812	14	6	-	-	-	9	-	1	3	SOP16
SN8F57085	14	5	V	-	-	6	-	2	1	TSSOP16
SN8F57087	14	6	V	V	V	4	-	-	-	TSSOP16

## 1.4 结构框图



## 2 目录

1	简介	2
2	目录	5
3	修订记录	6
4	引脚配置	7
5	CPU	15
6	特殊功能寄存器	18
7	复位和上电控制	25
8	系统时钟和电源管理	27
9	中断	31
10	MDU	38
11	GPIO	41
12	外部中断	45
13	定时器T0 和T1	47
14	定时器T2	53
15	PWM	62
16	比较器	70
17	OPA	76
18	ADC	78
19	UART	87
20	SPI	92
21	I2C	96
22	在线编程	108
23	电气特性	110
24	指令集	113
25	调试界面	117
26	ROM烧录引脚	118
27	订购信息	121
28	附录：参考文档	123


### 3 修订记录

版本	时间	修订说明
1.0	July 2015	初版。
1.4	Dec.2015	<ul style="list-style-type: none"><li>1、调整 LQFP32/QFN32 引脚配置。</li><li>2、修改定时器章节内容。</li><li>3、调整电气特性章节的内容。</li><li>4、增加程序存储器安全、特殊功能寄存器和 Noise Filter 章节。</li><li>5、增加 SN8F57085/SN8F57086/SN8F57087 的封装类型和 SOP20 封装类型。</li><li>6、调整调试界面中的最低要求。</li><li>7、将 SN8F57081 的名称该位 SN8F570870。</li></ul>
1.6	Dec. 2015	调整电气特性中 IHRC 的特性值。
1.7	Jun.2016	<ul style="list-style-type: none"><li>1、增加 T2 捕捉功能波形图。</li><li>2、在特殊功能寄存器章节中添加寄存器宣告章节。</li><li>3、增加附录：参考文档章节。</li><li>4、增加 ROM 烧录引脚章节。</li><li>5、增加 SN8F570812/SN8F570822 的相关详细。</li></ul>
1.9	Feb. 2017	<ul style="list-style-type: none"><li>1、调整 OPM 寄存器的说明。</li><li>2、在看门狗复位章节中增加 WDT 的说明。</li><li>3、增加 UART 波特率列表，调整 TB80/RB80。</li><li>4、调整电气特性的部分内容。</li><li>5、调整功能特性的部分内容。</li></ul>


SONiX 公司保留对以下所有产品在可靠性，功能和设计方面的改进作进一步说明的权利。SONiX 不承担由本手册所涉及的产品或电路的运用和使用所引起的任何责任，SONiX 的产品不是专门设计来应用于外科植入、生命维持和任何 SONiX 产品的故障会对个体造成伤害甚至死亡的领域。如果将 SONiX 的产品应用于上述领域，即使这些是由 SONiX 在产品设计和制造上的疏忽引起的，用户应赔偿所有费用、损失、合理的人身伤害或死亡所直接或间接产生的律师费用，并且用户保证 SONiX 及其雇员、子公司、分支机构和销售商与上述事宜无关。

## 4 引脚配置


### 4.1 SN8F5708F/J (LQFP48/QFN48)




### 4.2 SN8F570870J (QFN46)




## 4.3 SN8F5707 (LQFP44)



## 4.4 SN8F57086FJ (QFN40)



## 4.5 SN8F5705F/J (LQFP32/QFN32)



## 4.6 SN8F57084K/S (SKDIP28/SOP28)

VSS	1	U	28	VDD
XIN/P0.0	2		27	P5.4/AVREFH/CA1
XOUT/P0.1	3		26	P5.5/AVREFL/CA2
RST/P0.2	4		25	P4.0/AINO/CT0/SWAT
UTX/P0.5	5		24	P4.6/AIN6/CT6/PWM10
URX/P0.6	6		23	P4.7/AIN7/CT7/PWM11
SSN/P0.7	7		22	P5.0/AIN8/CT8/PWM20
MOSI/T2COM1/P1.1	8		21	P5.1/AIN9/CT9/PWM21
MISO/T2COM2/P1.2	9		20	P5.2/AIN10/CT10/PWM30
SCK/T2COM3/P1.3	10		19	P5.3/AIN11/CT11/PWM31
SCL/P1.4	11		18	P3.3/CT15/OP1N
SDA/P1.5	12		17	P3.4/CT16/OP1P
T2RL/INT1/P2.2	13		16	P3.5/CT17/OP1O
T2/INT2/P2.3	14		15	P2.6/CT21/CM1N

## 4.7 SN8F57084J (QFN28)

	O 28 27 26 25 24 23 22		
UTX/P0.5	1	21	P4.0/AIN0/CT0/SWAT
URX/P0.6	2	20	P4.6/AIN6/CT6/PWM10
SSN/P0.7	3	19	P4.7/AIN7/CT7/PWM11
MOSI/T2COM1/P1.1	4	18	P5.0/AIN8/CT8/PWM20
MISO/T2COM2/P1.2	5	17	P5.1/AIN9/CT9/PWM21
SCK/T2COM3/P1.3	6	16	P5.2/AIN10/CT10/PWM30
SCL/P1.4	7	15	P5.3/AIN11/CT11/PWM31
	8 9 10 11 12 13 14		
SDA/P1.5	T2RL/INT1/P2.2	P2.6/CT21/CM1N	P3.3/CT15/OP1N
	T2/INT2/P2.3	P3.4/CT16/OP1P	P3.5/CT17/OP1O

## 4.8 SN8F57082S/T (SOP20/TSSOP20)

VSS	1	U	20	VDD
XIN/P0.0	2		19	P5.4/AVREFH/CA1
XOUT/P0.1	3		18	P5.5/AVREFL/CA2
RST/P0.2	4		17	P4.0/AIN0/CT0/SWAT
UTX/P0.5	5		16	P4.6/AIN6/CT6/PWM10
URX/P0.6	6		15	P4.7/AIN7/CT7/PWM11
SCL/P1.4	7		14	P5.0/AIN8/CT8/PWM20
SDA/P1.5	8		13	P5.1/AIN9/CT9/PWM21
T2RL/INT1/P2.2	9		12	P5.2/AIN10/CT10/PWM30
T2/INT2/P2.3	10		11	P5.3/AIN11/CT11/PWM31

## 4.9 SN8F570822T (TSSOP20)

VDD	1	U	20	P4.0/AIN0/CT0/SWAT
VSS	2		19	P4.1/AIN1/CT1
XIN/P0.0	3		18	P4.6/AIN6/CT6/PWM10
RST/P0.2	4		17	P4.7/AIN7/CT7/PWM11
MOSI/T2COM1/P1.1	5		16	P5.0/AIN8/CT8/PWM20
SCK/T2COM3/P1.3	6		15	P5.1/AIN9/CT9/PWM21
SCL/P1.4	7		14	P5.2/AIN10/CT10/PWM30
T2RL/INT1/P2.2	8		13	P5.3/AIN11/CT11/PWM31
T2/INT2/P2.3	9		12	P3.4/CT16/OP1P
P2.5/CT22/CM1P	10		11	P2.6/CT21/CM1N

## 4.10 SN8F570812S (SOP16)

*INT0/P2.1/SCL/P1.4	U	P4.4/AIN4/RST/P0.2*
T2RL/INT1/P2.2		P0.0/XIN
T2/INT2/P2.3		VSS
CT21/CM1N/P2.6		VDD
AIN11/CT11/PWM31/P5.3		P4.0/AIN0/CT0/SWAT
AIN10/CT10/PWM30/P5.2		P4.1/AIN1/CT1
AIN9/CT9/PWM21/P5.1		P4.6/AIN6/CT6/PWM10
AIN8/CT8/PWM20/P5.0		P4.7/AIN7/CT7/PWM11

#### **4.11 SN8F57085T (TSSOP16)**

VSS	1	U	16	VDD
XIN/P0.0	2		15	P4.0/AIN0/CT0/SWAT
RST/P0.2	3		14	P4.6/AIN6/CT6/PWM10
SCL/P1.4	4		13	P4.7/AIN7/CT7/PWM11
SDA/P1.5	5		12	P5.0/AIN8/CT8/PWM20
INT0/P2.1	6		11	P5.1/AIN9/CT9/PWM21
CM1P/P2.5	7		10	P5.3/AIN11/CT11/PWM31
CM1N/P2.6	8		9	P3.6/CM0N/T2CC2

#### **4.12 SN8F57087T (TSSOP16)**

XIN/P0.0	1	U	16	VSS
RST/P0.2	2		15	VDD
UTX/P0.5	3		14	P4.0/AIN0/CT0/SWAT
URX/P0.6	4		13	P4.6/AIN6/CT6/PWM10
MOSI/T2COM1/P1.1	5		12	P4.7/AIN7/CT7/PWM11
MISO/T2COM2/P1.2	6		11	P5.0/AIN8/CT8/PWM20
SCK/T2COM3/P1.3	7		10	P0.7/SSN
SDA/P1.5	8		9	P1.4/SCL

## 4.13 引脚说明

### 电源引脚

引脚名称	类型	功能说明
VDD	Power	电源输入引脚
VSS	Power	电源地 (0V)

### P0 端口

引脚名称	类型	功能说明
P0.0 XIN	Digital I/O Analog Input	GPIO 系统时钟：外部时钟输入
P0.1 XOUT	Digital I/O Analog Output	GPIO 系统时钟：驱动外部振荡器
P0.2 Reset	Digital I/O Digital Input	GPIO 系统复位（低电平有效）
P0.3	Digital I/O	GPIO
P0.4	Digital I/O	GPIO
P0.5 UTX	Digital I/O Digital Output	GPIO UART：发送引脚
P0.6 URX	Digital I/O Digital Input	GPIO UART：接收引脚
P0.7 SSN	Digital I/O Digital Input	GPIO SPI：从动选择引脚（从动模式）

### P1 端口

引脚名称	类型	功能说明
P1.0 T2COM0	Digital I/O Digital Output	GPIO Timer 2：比较器输出
P1.1 MOSI T2COM1	Digital I/O Digital I/O Digital Output	GPIO SPI：发送引脚（主机模式）接收引脚（从机模式） Timer 2：比较器输出
P1.2 MISO T2COM2	Digital I/O Digital I/O Digital Output	GPIO SPI：接收引脚（主机模式）发送引脚（从机模式） Timer 2：比较器输出
P1.3 SCK T2COM3	Digital I/O Digital I/O Digital Output	GPIO SPI：时钟输出（主机模式）时钟输入（从机模式） Timer 2：比较器输出
P1.4 SCL	Digital I/O	GPIO I2C：时钟输出（主机模式）时钟输入（从机模式）
P1.5 SDA	Digital I/O	GPIO I2C：数据引脚
P1.6	Digital I/O	GPIO
P1.7	Digital I/O	GPIO

**P2 端口**

引脚名称	类型	功能说明
P2.0	Digital I/O	GPIO
P2.1	Digital I/O	GPIO
INT0	Digital Input	INT0: 外部中断
P2.2	Digital I/O	GPIO
INT1	Digital Input	INT1: 外部中断
T2RL	Digital Input	Timer 2: 重装触发输入引脚
P2.3	Digital I/O	GPIO
INT2	Digital Input	INT2: 外部中断
T2	Digital Input	Timer 2: 事件计数器输入引脚
P2.4	Digital I/O	GPIO
CM1O	Digital Output	Comparator 1: 输出
P2.5	Digital I/O	GPIO
CM1P	Analog Input	Comparator 1: 正极输入
P2.6	Digital I/O	GPIO
CM1N	Analog Input	Comparator 1: 负极输入
P2.7	Digital I/O	GPIO
CM0O	Digital Output	Comparator 0: 输出

**P3 端口**

引脚名称	类型	功能说明
P3.0	Digital I/O	GPIO
OP0N	Analog Input	OPA 0: 负极输入
P3.1	Digital I/O	GPIO
OP0P	Analog Input	OPA 0: 正极输入
P3.2	Digital I/O	GPIO
OP0O	Analog Output	OPA 0: 输出
P3.3	Digital I/O	GPIO
OP1N	Analog Input	OPA 1: 负极输入
P3.4	Digital I/O	GPIO
OP1P	Analog Input	OPA 1: 正极输入
P3.5	Digital I/O	GPIO
OP1O	Analog Output	OPA 1: 输出
P3.6	Digital I/O	GPIO
CM0N	Analog Input	Comparator 0: 负极输入
P3.7	Digital I/O	GPIO
CM0P	Analog Input	Comparator 0: 正极输入

**P4 端口**

引脚名称	类型	功能说明
P4.0 SWAT	Digital I/O Digital I/O	GPIO 调试界面
AIN0	Analog Input	ADC: 输入通道
P4.1 AIN1	Digital I/O Analog Input	GPIO ADC: 输入通道
P4.2 AIN2	Digital I/O Analog Input	GPIO ADC: 输入通道
P4.3 AIN3	Digital I/O Analog Input	GPIO ADC: 输入通道
P4.4 AIN4	Digital I/O Analog Input	GPIO ADC: 输入通道
P4.5 AIN5	Digital I/O Analog Input	GPIO ADC: 输入通道
P4.6 AIN6	Digital I/O Analog Input	GPIO ADC: 输入通道
P4.7 AIN7	Digital I/O Analog Input	GPIO ADC: 输入通道

**P5 端口**


引脚名称	类型	功能说明
P5.0 AIN8	Digital I/O Analog Input	GPIO ADC: 输入通道
P5.1 AIN9	Digital I/O Analog Input	GPIO ADC: 输入通道
P5.2 AIN10	Digital I/O Analog Input	GPIO ADC: 输入通道
P5.3 AIN11	Digital I/O Analog Input	GPIO ADC: 输入通道
P5.4 AVREFH	Digital I/O Analog Input	GPIO ADC: 外部高参考电压
P5.5 AVREFL	Digital I/O Analog Input	GPIO ADC: 外部低参考电压

## 5 CPU

SN8F5000 系列是一颗增强型的 8051 微控制器，且完全兼容 MCS-51 指令集，因此可以使用目前流行的编译环境仿真（例如 Keil C51）。总的来说，在相同的频率下，SN8F5000 的 CPU 要比原始的 8051 快 9.4 到 12.1 倍。

### 5.1 存储器结构

SN8F5708 内建了三个存储器：内部 RAM(IRAM)，外部 RAM(XRAM)，以及程序存储器(IROM)。内部 RAM 由 256 个字节组成，具有较高的存取性能（支持直接寻址和间接寻址）。相比之下，外部 RAM 有 1KB 大小，但需要更长的存取周期。程序存储器是一个 16KB 的非易失性存储器，最快的存取速度可达 8MHz。



### 5.2 直接寻址：IRAM 和 SFR

直接寻址指令（如 MOV A, direct）可以访问低 128 字节的内部 RAM（地址范围：00-7FH）和所有系统寄存器（SFR，地址范围：80-0FFH）。



除此之外，内部 RAM 的最低 32 字节（00-1FH）可以看作是 4 组 R0-R7 工作寄存器，这 4 组工作寄存器可通过汇编指令（如 MOV A, R0）进行寻址。内部 RAM 的 20-2FH 和每个 SFR 的结束段 0/8H 都是位可寻址。

### 5.3 间接寻址：IRAM

虽然直接寻址指令可访问的内部 RAM 的周期比间接寻址的要少，第二种寻址类型可以访问内部 RAM 的所有区域，且是唯一可以访问内部 RAM 的高 128 字节（80H-0FFH）的寻址方式。



### 5.4 外部 RAM (XRAM)

外部 RAM 增加了变量的容量，但跟内部 RAM 相比，它的访问能力是最低的，这是因为频繁地使用变量和本地变量是为了存入内部 RAM，而外部 RAM 的绝大多数用法都是特定的。外部 RAM 可以作为优先级别较低的，或者在 ROM 中预装查表以加速访问周期的变量存储区域。



## 5.5 程序存储器 (IROM)

程序存储器是非易失存储器，可以存储程序代码，ROM 查表数据以及其它的临时修改数据。可通过调试工具如 SN-Link Adapter 进行升级，也可以通过在线程序处理来自行更新。



## 5.6 程序存储器安全

SN8F5708 内置 ROM 加密机制，防止 Flash ROM 资料被破解。当使能加密功能时，就无法读出 ROM 里面的内容，所有的 ROM 地址都只能读到 0x00 的数据。

## 5.7 数据指针


在执行 MOVX 和 MOVC 指令时，数据指针可帮助指定 XRAM 和 IROM 地址。该单片机有 2 组数据指针(DPH/DPL 和 DPH1/DPL1)，可以通过 DPS 寄存器进行选择。DPC 寄存器控制 2 个功能：选择下一个数据指针和自动加减数据指针功能。

选择下一个数据指针的功能是在执行 MOVX @DPTR 指令后，可将指针指向所想要的地址。换句话说，DPS 可在 2 个数据指针之间自动切换。使能该功能的方法：首先写入 0 到 DPSEL，填 1 到 NDPS；然后写入 1 到 DPSEL，填 0 到 NDPS 寄存器。

自动加减数据指针的功能是在执行 MOVX @DPTR 指令后，可使得指针指向的地址自动加 1 或减 1。因此，它能够连续的访问外部存储器，而不需要重复的去指定数据指针指向的地址。

## 5.8 堆栈

可从内部 RAM (IRAM) 中分出任意一部分作为堆栈使用，但要求手动分配以保证堆栈区域不会与其它 RAM 的变量重叠。堆栈溢出或者下溢会导致其它 RAM 的变量重写错误，故在分配堆栈的区域时必须考虑到这些问题以避免这种情形的发生。



默认情况下，堆栈指针 (SP 寄存器) 指向 07H，就是指堆栈的区域从 IRAM 地址中的 08H 开始。换句话说，如果计划想将堆栈区域设置为从 IRAM 的 0C0H 开始，就要在系统复位后将 SP 寄存器设置为 0BFH。

一条汇编 PUSH 指令占用堆栈中的一个字节，LCALL，ACALL 指令以及中断分别占用堆栈中的两个字节。POP 指令释放一个字节，RET/RETI 指令释放两个字节。

## 5.9 堆栈和数据指针寄存器

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SP	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0
DPL	DPL7	DPL6	DPL5	DPL4	DPL3	DPL2	DPL1	DPL0
DPH	DPH7	DPH6	DPH5	DPH4	DPH3	DPH2	DPH1	DPH0
DPL1	DPL17	DPL16	DPL15	DPL14	DPL13	DPL12	DPL11	DPL10
DPH1	DPH17	DPH16	DPH15	DPH14	DPH13	DPH12	DPH11	DPH10
DPS	-	-	-	-	-	-	-	DPSEL
DPC	-	-	-	-	NDPS	ATMS	ATMD	ATME

### SP 寄存器 (0x81)

Bit	Field	Type	Initial	说明
7..0	SP	R/W	0x07	堆栈指针

### DPL 寄存器 (0x82)

Bit	Field	Type	Initial	说明
7..0	DPL[7:0]	R/W	0x00	DPTR0 的低字节

### DPH 寄存器 (0x83)

Bit	Field	Type	Initial	说明
7..0	DPH[7:0]	R/W	0x00	DPTR0 的高字节

### DPL1 寄存器 (0x84)

Bit	Field	Type	Initial	说明
7..0	DPL1[7:0]	R/W	0x00	DPTR1 的低字节

### DPH1 寄存器 (0x85)

Bit	Field	Type	Initial	说明
7..0	DPH1[7:0]	R/W	0x00	DPTR1 的高字节

### DPS 寄存器 (0x92)

Bit	Field	Type	Initial	说明
7..1	Reserved	R	0x00	
0	DPSEL	R/W	0	数据指针选择 0: 选择 DPH/DPL (DPTR0) 1: 选择 DPH1/DPL1 (DPTR1)

### DPC 寄存器 (0x93)

Bit	Field	Type	Initial	说明
7..4	Reserved	R	0x0	
3	NDPS	R/W	0	选择下一个数据指针 执行 MOVX @DPTR 指令后, 自动加载该位到 DPSEL
2..1	ATMS/ATMD	R/W	00	自动加减数据指针 (使能 ATME 位时有效) 00: 执行 MOVX @DPTR 指令后+1 01: 执行 MOVX @DPTR 指令后-1 10: 执行 MOVX @DPTR 指令后+2 11: 执行 MOVX @DPTR 指令后-2
0	ATME	R/W	0	自动加减数据指针功能 0: 关闭 1: 使能

## 6 特殊功能寄存器

### 6.1 特殊功能寄存器存储器

BIN HEX	000	001	010	011	100	101	110	111
F8	P5	P0M	P1M	P2M	P3M	P4M	P5M	PFLAG
F0	B	P0UR	P1UR	P2UR	P3UR	P4UR	P5UR	SRST
E8	P4	MD0	MD1	MD2	MD3	MD4	MD5	ARCON
E0	ACC	SPSTA	SPCOM	SPDAT	P1OC	CLKSEL	CLKCMD	TCON0
D8	S0CON2	-	I2CDAT	I2CADR	I2CCON	I2CSTA	SMBSEL	SMBDST
D0	PSW	IEN4	ADM	ADB	ADR	VERFH	P4CON	P5CON
C8	T2CON	-	CRCL	CRCH	TL2	TH2	CMPT	PW3A
C0	IRCON	CCEN	CCL1	CCH1	CCL2	CCH2	CCL3	CCH3
B8	IEN1	IP1	S0RELH	PW1DH	PW1DL	PW1A	PW2A	IRCON2
B0	P3	PW3M	PW3YL	PW3YH	PW3BL	PW3BH	PW3DL	PW3DH
A8	IEN0	IP0	S0RELL	PW1M	PW1YL	PW1YH	PW1BL	PW1BH
A0	P2	PW2M	PW2YL	PW2YH	PW2BL	PW2BH	PW2DL	PW2DH
98	S0CON	S0BUR	IEN2	OPM	CMP0M	CMP1M	P2CON	P3CON
90	P1	P1W	DPS	DPC	PECMD	PEROML	PERONH	PERAM
88	TCON	TMOD	TL0	TL1	TH0	TH1	CKCON	PEDGE
80	P0	SP	DPL	DPH	DPL1	DPH1	WDTR	PCON

## 6.2 特殊功能寄存器说明

### 80H-9FH 寄存器说明

Register	Address	Description
P0	080H	P0 数据缓存器。
SP	081H	堆栈指针寄存器。
DPL	082H	数据指针 0 低字节寄存器。
DPH	083H	数据指针 0 高字节寄存器。
DPL1	084H	数据指针 1 低字节寄存器。
DPH1	085H	数据指针 1 高字节寄存器。
WDTR	086H	看门狗定时器清零寄存器。
PCON	087H	系统模式寄存器。
TCON	088H	T0/1 控制寄存器。
TMOD	089H	T0/1 模式寄存器。
TL0	08AH	T0 计数低字节寄存器。
TL1	08BH	T1 计数低字节寄存器。
TH0	08CH	T0 计数高字节寄存器。
TH1	08DH	T1 计数高字节寄存器。
CKCON	08EH	扩展周期寄存器。
PEDGE	08FH	外部中断边沿控制寄存器。
P1	090H	P1 数据缓存器。
P1W	091H	P1 唤醒控制寄存器。
DPS	092H	数据指针选择寄存器。
DPC	093H	数据指针控制寄存器。
PECMD	P94H	在线编程命令寄存器。
PEROML	095H	在线编程 ROM 地址低字节。
PEROMH	096H	在线编程 ROM 地址高字节。
PERAM	097H	在线编程 RAM 分配地址。
S0CON	098H	UART 控制寄存器。
S0BUF	099H	UART 数据缓存器。
IEN2	09AH	中断使能寄存器。
OPM	09BH	OP-AMP 控制寄存器。
CMP0M	09CH	比较器 CMP0 控制寄存器。
CMP1M	09DH	比较器 CMP1 控制寄存器。
P2CON	09EH	P2 配置控制寄存器。
P3CON	09FH	P3 配置控制寄存器。

**0A0-0BF 寄存器说明**

Register	Address	Description
P2	0A0H	P2 数据缓存器。
PW2M	0A1H	PW2 控制寄存器。
PW2YL	0A2H	PW2 周期控制缓存器低字节。
PW2YH	0A3H	PW2 周期控制缓存器高字节。
PW2BL	0A4H	PW2 B point 死区控制缓存器低字节。
PW2BH	0A5H	PW2 B point 死区控制缓存器高字节。
PW2DL	0A6H	PW2 占空比控制寄存器低字节。
PW2DH	0A7H	PW2 占空比控制寄存器高字节。
IEN0	0A8H	中断使能寄存器。
IP0	0A9H	中断优先权寄存器。
S0RELL	0AAH	UART 重装低字节寄存器。
PW1M	0ABH	PW1 控制寄存器。
PW1YL	0ACH	PW1 周期控制缓存器低字节。
PW1YH	0ADH	PW1 周期控制缓存器高字节。
PW1BL	0AEH	PW1 B point 死区控制缓存器低字节。
PW1BH	0AFH	PW1 B point 死区控制缓存器高字节。
P3	0B0H	P3 数据缓存器。
PW3M	0B1H	PW3 控制寄存器。
PW3YL	0B2H	PW3 周期控制缓存器低字节。
PW3YH	0B3H	PW3 周期控制缓存器高字节。
PW3BL	0B4H	PW3 B point 死区控制缓存器低字节。
PW3BH	0B5H	PW3 B point 死区控制缓存器高字节。
PW3DL	0B6H	PW3 占空比控制寄存器低字节。
PW3DH	0B7H	PW3 占空比控制寄存器高字节。
IEN1	0B8H	中断使能寄存器。
IP1	0B9H	中断优先权寄存器。
S0RELH	0BAH	UART 重装高字节寄存器。
PW1DL	0BBH	PW1 占空比控制寄存器低字节。
PW1DH	0BCH	PW1 占空比控制寄存器高字节。
PW1A	0BDH	PW1 A point 死区控制缓存器。
PW2A	0BEH	PW2 A point 死区控制缓存器。
IRCON2	0BFH	中断请求寄存器。

**0C0-0CFH 寄存器说明**

Register	Address	Description
IRCON	0C0H	中断请求寄存器。
CCEN	0C1H	T2 比较器/捕捉功能使能寄存器。
CCL1	0C2H	T2 比较器/捕捉功能模块 1 低字节寄存器。
CCH1	0C3H	T2 比较器/捕捉功能模块 1 高字节寄存器。
CCL2	0C4H	T2 比较器/捕捉功能模块 2 低字节寄存器。
CCH2	0C5H	T2 比较器/捕捉功能模块 2 高字节寄存器。
CCL3	0C6H	T2 比较器/捕捉功能模块 3 低字节寄存器。
CCH3	0C7H	T2 比较器/捕捉功能模块 3 高字节寄存器。
T2CON	0C8H	T2 控制寄存器。
-	0C9H	-
CRCL	0CAH	T2 比较器/捕捉功能模块 0 & 重装功能低字节寄存器。
CRCH	0CBH	T2 比较器/捕捉功能模块 0 & 重装功能高字节寄存器。
TL2	0CCH	T2 计数低字节寄存器。
TH2	0CDH	T2 计数高字节寄存器。
CMPT	0CEH	比较器 CMP0/1 带 PWM 触发选择寄存器。
PW3A	0CFH	PW3 A point 死区控制缓存器。
PSW	0D0H	系统标志寄存器。
IEN4	0D1H	中断数据寄存器。
ADM	0D2H	ADC 控制寄存器。
ADB	0D3H	ADC 数据缓存器。
ADR	0D4H	ADC 分辨率选择寄存器。
VREFH	0D5H	ADC 参考电压控制寄存器。
P4CON	0D6H	P4 配置控制寄存器。
P5CON	0D7H	P5 配置控制寄存器。
S0CON2	0D8H	UART 波特率控制寄存器。
-	0D9H	-
I2CDAT	0DAH	I2C 数据缓存器。
I2CADR	0DBH	I2C 从动地址。
I2CCON	0DCH	I2C 接口操作控制寄存器。
I2CSTA	0DDH	I2C 状态代码。
SMBSEL	0DEH	SMBUS 模式控制寄存器。
SMBDST	0DFH	SMBUS 内部超时寄存器。

**0E0-0FFH 寄存器说明**

Register	Address	Description
ACC	0E0H	ACC 寄存器。
SPSTA	0E1H	SPI 状态寄存器。
SPCON	0E2H	SPI 控制寄存器。
SPDAT	0E3H	SPI 数据缓存器。
P1OC	0E4H	开漏功能控制寄存器。
CLKSEL	0E5H	时钟切换选择寄存器。
CLKCMD	0E6H	时钟切换控制寄存器。
TCON0	0E7H	T0/1 时钟控制寄存器。
P4	0E8H	P4 数据缓存器。
MD0	0E9H	MDU 控制寄存器。
MD1	0EAH	MDU 控制寄存器。
MD2	0EBH	MDU 控制寄存器。
MD3	0ECH	MDU 控制寄存器。
MD4	0EDH	MDU 控制寄存器。
MD5	0EEH	MDU 控制寄存器。
ARCON	0EFH	MDU 算法控制寄存器。
B	0FOH	乘法/除法指令数据缓存器。
P0UR	0F1H	P0 上拉电阻控制寄存器。
P1UR	0F2H	P1 上拉电阻控制寄存器。
P2UR	0F3H	P2 上拉电阻控制寄存器。
P3UR	0F4H	P3 上拉电阻控制寄存器。
P4UR	0F5H	P4 上拉电阻控制寄存器。
P5UR	0F6H	P5 上拉电阻控制寄存器。
SRST	0F7H	软件复位控制寄存器。
P5	0F8H	P5 数据缓存器。
P0M	0F9H	P0 输入/输出模式寄存器。
P1M	0FAH	P1 输入/输出模式寄存器。
P2M	0FBH	P2 输入/输出模式寄存器。
P3M	0FCH	P3 输入/输出模式寄存器。
P4M	0FDH	P4 输入/输出模式寄存器。
P5M	0FEH	P5 输入/输出模式寄存器。
PFLAG	0FFH	复位标志寄存器。

## 6.3 系统寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ACC	ACC7	ACC6	ACC5	ACC4	ACC3	ACC2	ACC1	ACC0
B	B7	B6	B5	B4	B3	B2	B1	B0
PSW	CY	AC	F0	RS1	RS0	OV	F1	P

### ACC 寄存器 (0xE0)

Bit	Field	Type	Initial	Description
7.0	ACC[7:0]	R/W	0x00	8 位数据寄存器用于转移或操控 ALU 和数据存储器之间的数据, 若操作结果溢出 (OV) 或者由借位 (C 或 AC), 以及相等情况 (P) 发生时, 该标志位会在 PSW 寄存器中进行设置。

### B 寄存器 (0xF0)

Bit	Field	Type	Initial	Description
7.0	B[7:0]	R/W	0x00	B 寄存器在使用乘法和除法指令时使用, 而且还能作为 scratch-pad 寄存器来保留临时数据。

### PSW 寄存器 (0xD0)

Bit	Field	Type	Initial	Description
7	CY	R/W	0	进位标志。 0: 加法运算后没有进位、减法运算有借位发生或移位后移出逻辑“0”或比较运算的结果<0; 1: 加法运算后有进位、减法运算没有借位发生或移位后移出逻辑“1”或比较运算的结果≥0。
6	AC	R/W	0	辅助进位标志。 0: BCD 操作时没有从 ACC 的第三位开始执行; 1: BCD 操作时从 ACC 的第三位开始执行。
5	F0	R/W	0	通用标志位, 可任意设定。
4..3	RS[1:0]	R/W	00	寄存器 bank 选择控制位, 用于选择工作寄存器 bank。 00: 00H-07H (Bank0); 01: 08H-0FH (Bank1); 10: 10H-17H (Bank2); 11: 18H-1FH (Bank3)。
2	OV	R/W	0	溢出标志。 0: 算术操作时, ACC 没有溢出; 1: 算术操作时, ACC 溢出。
1	F1	R/W	0	通用标志位, 可任意设定。
0	P	R	0	奇偶标志位。 0: A 中 1 的个数为偶数; 1: A 中 1 的个数为奇数

## 6.4 寄存器宣告

SN8F5708 通过不同的寄存器控制不同的功能，但在 C51/A51 编译器中没有预先定义 SFR 的名称。为编程更容易，就需要增加一个 **header** 文件来宣告 SFR 名称。

使用汇编语言进行编程时，增加下面的句子：

```
1 $NOMOD51 ; Do not recognize the 8051-specific predefined special registers.  
2 #include <SN8F5708.H>
```

使用 C 运用进行编程是，增加下面的句子：

```
1 #include <SN8F5708.H>
```

增加 **header** 文件后，用户可使用寄存器的名称进行编程。编译过程中，编译器通过 **header** 文件将寄存器的名称转换出寄存器的位置。

不同的设备需要使用不同的 **header** 文件进行宣告，但 **option** 文件是一样的。


Device	Header file	Options file
SN8F5705	SN8F5705.H	OPTIONS_SN8F5708.A51
SN8F5707	SN8F5707.H	
SN8F5708	SN8F5708.H	
SN8F570870	SN8F570870.H	
SN8F57082	SN8F57082.H	
SN8F57084	SN8F57084.H	
SN8F57085	SN8F57085.H	
SN8F57086	SN8F57086.H	
SN8F57087	SN8F57087.H	

# 7 复位和上电控制

复位和上电控制有下列方式：低电压检测（LVD），看门狗，可编程的外部复位引脚和软件复位。前面三种方式可触发额外的上电流程，随后单片机初始化所有的寄存器，并是程序从复位向量（ROM 地址 00H）处重新开始执行。

## 7.1 复位配置和上电控制

SONiX 发布了一个 SN8F5708\_OPTIONS.A51 文件，该文件包含在 SN8F5708 软件包中（从松翰官网 [www.sonix.com.tw](http://www.sonix.com.tw) 下载）。该文件包含复位源的合适的参数和 CPU 时钟源选择。强烈建议新建一个 Keil 工程。SN8F5000 的调试工具手册提供了更详细的内容。



## 7.2 上电流程

LVD，看门狗和外部复位引脚可触发上电流程，在复位信号结束和执行程序之间的時候发生。总的来说，上电流程包括 2 个阶段：电源稳定期和时钟稳定期。

在典型条件下，电源稳定期花费 4.5ms，然后单片机自动选择 CPU 时钟源。驱动选择的时钟源后，系统计数时钟周期的 4096 次以确保时钟稳定。

## 7.3 LVD 复位

低电压检测监控 VDD 引脚的电压，共 3 个电压点：1.8V, 2.4V 和 3.3V。根据低电压检测为基础，其比较结果可以作为系统复位信号，或者仅作为 LVD24/LVD33 寄存器的标志。下表显示了 4 个不同的 LVD 点，从 LVD\_Max 到 LVD\_L，以及相对应的 VDD 引脚的条件。

Condition	LVD_Max	LVD_H	LVD_M	LVD_L
VDD ≤ 3.3 V	Reset	LVD33 = 1	-	-
VDD ≤ 2.4 V	Reset	Reset	LVD24 = 1	-
VDD ≤ 1.8 V	Reset	Reset	Reset	Reset

## 7.4 看门狗复位

看门狗是周期性的复位信号发生器，用于监控程序的执行流程。其内部定时器可在程序流程的检测点被清零，因此，只有在发生软件问题后才会产生实际的复位信号。通过写入 5AH 到 WDTR 就可以在程序中设置检测点。

```
1     WDTR = 0x5A;
```

看门狗定时器间隔时间=256\*1/(内部低速振荡器频率/WDT前置频率)=256/(F<sub>ILRC</sub>/WDT前置频率)...SEC

内部低速振荡器	WDT 前置频率	看门狗间隔时间
F <sub>ILRC</sub> =16KHz	F <sub>ILRC</sub> /4	256/(16000/4)=64ms
	F <sub>ILRC</sub> /8	256/(16000/8)=128ms
	F <sub>ILRC</sub> /16	256/(16000/16)=256ms
	F <sub>ILRC</sub> /32	256/(16000/32)=512ms

看门狗的工作模式如下所示：

**Always mode:** 其内部定时器在 CPU 的所有工作模式（NORMAL, IDLE, SLEEP）下都在计数。

**Enable mode:** 其内部定时器只在 CPU 的 Normal 模式下计数，在 IDLE 和 SLEEP 模式下不会触发看门狗复位。

**Disable mode:** 其内部定时器在 CPU 的所有工作模式下都不计数，在这种模式下不会触发看门狗复位。

看门狗的工作模式为 Always on 时，系统的功耗较大。

## 7.5 外部复位引脚

可编程的外部复位引脚的工作状态如下：使能外部复位引脚后，检测其共用引脚的逻辑电平，检测到低电平（小于 30%VDD）后立即触发系统复位直到该引脚恢复到高电平（大于 70%VDD）。

可选择的消抖周期可以增强复位信号的稳定性，区别于立即复位，系统复位需要 8ms 长的逻辑低电平时间来避免跳键的发生。小于这个消抖周期的信号都不会影响 CPU 的执行。

## 7.6 软件复位

连续设置 SRSTREQ 寄存器后会产生软件复位，因此，该程序使能固件的性能以复位单片机（如更新固件后复位）。下面的这段 C 程序代码就因为反复地设置 SRST 寄存器的最小位而导致软件复位。

```
1     SRST = 0x01;
2     SRST = 0x01;
```

## 7.7 复位和上电控制寄存器

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PFLAG	POR	WDT	RST	-	-	LVD24	LVD33	-
SRST	-	-	-	-	-	-	-	SRSTREQ

### PFLAG 寄存器

Bit	Field	Type	Initial	说明
7	POR	R	0	若单片机已经由 LVD 触发复位，则该位自动置 1
6	WDT	R	0	若单片机已经由看门狗触发复位，则该位自动置 1
5	RST	R	0	若单片机已经由外部复位引脚触发复位，则该位自动置 1
4..3	Reserved	R	0	
2	LVD24	R	0	若 VDD 引脚的电压低于 2.4V，则该位自动置 1
1	LVD33	R	0	若 VDD 引脚的电压低于 3.3V，则该位自动置 1
0	Reserved	R	0	

### SRST 寄存器

Bit	Field	Type	Initial	说明
7..1	Reserved	R	0	
0	SRSTREQ	R/W	0	连续设置该位 2 次触发软件复位

## 8 系统时钟和电源管理


单片机内置 3 个不同的操作模式：NORMAL 模式，IDLE 模式和 STOP 模式以省电。

NORMAL 模式是指 CPU 和外设功能都正常工作，系统时钟是通过所选择的时钟源，程序设置的分频数，以及程序设置的 ROM 等待时间所确定的。IDLE 模式是指 CPU 时钟暂停的状态，但保留了外设功能（如定时器，PWM，SPI，UART 和 I2C）。与之相反的是，STOP 模式则禁止所有功能和时钟发生器，直至唤醒信号将系统唤醒进入 NORMAL 模式。

### 8.1 系统时钟

该单片机包括内置时钟发生器（IHRX 32MHz），晶体/陶瓷驱动器和外部时钟输入。在复位或上电过程中，系统自动加载所选择时钟源。该时钟源可以看作是 Fosc，Fosc 一旦选定就不能再改变。

之后，Fosc 可以分频为 Fosc/1~Fosc/128，由 CLKSEL 寄存器控制。CPU 使用分频之后的时钟作为它的时钟频率（称作 Fcpu）。



ROM 接口位于 CPU 和 IROM（程序存储器）之间，可设置 ROM 读取周期以支持低速程序存储器。例如：CPU 计划运行在 32MHz，而 IROM 只能运行在 8MHz 以下，则在 CKCON 寄存器中必须设置 ROM 读取周期为增加 3 个以上的 Fcpu。

## **8.2 Noise Filter**

Noise Filter 功能由 Noise Filter 选项控制，是一个低通滤波器，并支持晶振模式。这个选项的目的在于滤除外部高速震荡源上的高频噪声干扰。高干扰环境下，强烈建议使能 Noise Filter 以减少噪音干扰。

## **8.3 电源管理**

复位信号和上电结束后，CPU 以  $F_{cpu}$  的速率开始执行程序。系统以 Normal 模式开始工作。

CPON 寄存器的最低 2 位 (bit0-IDLE 和 bit1-STOP) 控制单片机的电源管理部分。

若 IDLE 位设置为 1，只有 CPU 时钟源被关闭。因此，在这种状态下，外设功能（如定时器，PWM 和 I2C）和时钟发生器（IHRC 32MHz/晶振驱动器）仍然正常工作。P0/P1 输入的任何改变和中断时间都会导致单片机返回到 Normal 模式，IDLE 位自动清零。

若 STOP 位设置为 1，CPU，外设和时钟发生器都处于停止状态，在这个模式下，寄存器中存储的数据和 RAM 都保持不变。P0/P1 输入的任何改变都可将单片机唤醒并使系统重新开始执行，STOP 位自动清零。

## 8.4 系统时钟和电源管理寄存器

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CLKSEL	-	-	-	-	-	CLKSEL2	CLKSEL1	CLKSEL0
CLKCMD	CMD7	CMD6	CMD5	CMD4	CMD3	CMD2	CMD1	CMD0
CKCON	-	PWSC2	PWSC1	PWSC0	ESYN	EWSC2	EWSC1	EWSC0
PCON	SMOD	-	-	-	P2SEL	GF0	STOP	IDLE
P1W	P17W	P16W	P15W	P14W	P13W	P12W	P11W	P10W

### CLKSEL 寄存器 (0xE5)

Bit	Field	Type	Initial	说明
7..3	Reserved	R	0x00	
2..0	CLKSEL[2:0]	R/W	111	CLKSEL 中的设置将在写 CLKCMD 之后生效。 000: Fcpu = Fosc / 128; 001: Fcpu = Fosc / 64; 010: Fcpu = Fosc / 32; 011: Fcpu = Fosc / 16; 100: Fcpu = Fosc / 8; 101: Fcpu = Fosc / 4; 110: Fcpu = Fosc / 2; 111: Fcpu = Fosc / 1;

### CLKCMD 寄存器 (0xE6)

Bit	Field	Type	Initial	说明
7..0	CMD[7:0]	W	0x00	写入 69H 来应用 CLKSEL 的设置。

**CKCON 寄存器 (0x8E)**

Bit	Field	Type	Initial	说明
7	Reserved	R	0	
6..4	PWSC[2:0]	R/W	111	增加读取程序存储器的周期。 000: 无; 001: 1个周期; 010: 2个周期; 011: 3个周期; 100: 4个周期; 101: 5个周期; 110: 6个周期; 111: 7个周期;
3	ESYN	R/W	0	增加额外的写数据到 XRAM 的周期。
2..0	EWSC[2:0]	R/W	001	增加读取 XRAM 的周期。 000: 无; 001: 1个周期; 010: 2个周期; 011: 3个周期; 100: 4个周期; 101: 5个周期; 110: 6个周期; 111: 7个周期。

**PCON 寄存器 (0x87)**

Bit	Field	Type	Initial	说明
7..3	Reserved	R	0x00	
1	STOP	W	0	1: 单片机切换到 STOP 模式。
0	IDLE	W	0	1: 单片机切换到 IDLE 模式。

**P1W 寄存器 (0x91)**

Bit	Field	Type	Initial	说明
7..0	P1nW	R/W	0	0: 禁止 P1.n 的唤醒功能; 1: 使能 P1.n 的唤醒功能。

## 9 中斷

SN8F5708 包含 19 个中断源（3 个外部中断和 16 个外部中断），分为 4 个优先级别。每个中断源包含 1 个或多个中断请求标志。有中断发生时，相对应的中断请求位置为逻辑 1。若同时使能中断使能位和全局中断使能位(**EAL=1**)时，有中断请求时则执行该中断服务程序（**ISR**）。多数请求振荡器标志位必须由软件清零，而有些中断请求标志位由硬件自动清零。最后，执行 **RETI** 指令后，整个 **ISR** 结束。中断源的简称，中断向量，优先级别和控制位如下表所示：

中断源	使能中断标志位	请求标志位 (IRQ)	IRQ 清除	优先级 / 向量
系统复位	-	-	-	0 / 0x0000
INT0	EX0	IE0	自动清 0	1 / 0x0003
PWM1	EPWM1	PWM1F	软件清 0	2 / 0x0083
I2C	EI2C	SI	软件清 0	3 / 0x0043
Timer 0	ET0	TF0	自动清 0	4 / 0x000B
PWM2	EPWM2	PWM2F	软件清 0	5 / 0x008B
SPI	ESPI	SPIF / WCOL SSERR / MODF	软件清 0	6 / 0x004B
INT1	EX1	IE1	自动清 0	7 / 0x0013
PWM3	EPWM3	PWM3F	软件清 0	8 / 0x0093
T2COM0	ET2C0	TF2C0	自动清 0	9 / 0x0053
Timer 1	ET1	TF1	自动清 0	10 / 0x001B
ADC	EADC	ADCF	软件清 0	11 / 0x009B
T2COM1	ET2C1	TF2C1	自动清 0	12 / 0x005B
UART	ES0	TI0 / RI0	软件清 0	13 / 0x0023
Comparator 0	ECMP0	CMP0F	软件清 0	14 / 0x00A3
T2COM2	ET2C1	TF2C2	自动清 0	15 / 0x0063
Timer 2	ET2 / ET2RL	TF2 / TF2RL	软件清 0	16 / 0x002B
Comparator 1	ECMP1	CMP1F	软件清 0	17 / 0x00AB
INT2	EX2	IE2	自动清 0	18 / 0x00EB
T2COM3	ET2C3	TF2C3	自动清 0	19 / 0x006B

### 9.1 中断操作

中断操作由中断请求标志位和中断使能位控制。中断请求标志位显示中断源的状态，与中断功能的状态（使能或禁止）无关。同时使能中断使能位和全局中断使能位（**EAL=1**）且中断请求标志位有效时，程序计数器指向中断向量（03H-0EBH），系统执行相对应的中断服务程序 ISR。

## 9.2 中断优先级别

每个中断源都有特定的优先级别。若同时发生 2 个中断，系统会先执行优先级别高的 ISR，然后再执行优先级别低的 ISR。下一次的 ISR 必须要等待前面的 ISR 执行完成之后才可以执行，不用理会中断的优先级别。

对应特定的优先权需求，需要用到 4 级的优先级别（级别 0-级别 3）。所有的中断源按优先级别分为 6 大类（Group0-Group5），每组设置为同样的特定优先级别，由寄存器 IP0/IP1 设置，级别 3 最高，级别 0 最低。同组的中断源共用同样的优先级别，对于同样的优先级别，优先权的规则按照默认的优先权。

优先级别	IP1.x	IP0.x
Level 0	0	0
Level 1	0	1
Level 2	1	0
Level 3	1	1

首先执行优先级别较高的 ISR，甚至可以打断执行中的优先级别较低的 ISR，直到优先级别较高的 ISR 执行完成之后再执行优先级别较低的 ISR。

Group	中断源				
	INT0	PWM1	I2C	SPI	T2 COM0
Group 0	T0	PWM2			
Group 1	INT1	PWM3			
Group 2	T1	ADC	T2 COM1		
Group 3	UART	Comparator 0	T2 COM2		
Group 4	T2	Comparator 1	INT2		T2 COM3
Group 5					

### IP0, IP1 寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IP0	-	-	IP05	IP04	IP03	IP02	IP01	IP00
IP1	-	-	IP15	IP14	IP13	IP12	IP11	IP10

### IP0 寄存器 (0XA9)

Bit	Field	Type	Initial	说明
7..5	IP0[5:0]	R/W	0	中断优先权。和 IP1 寄存器的相对应的位结合在一起可以指定相对应的中断的优先级别。
Else	Reserved	R	0	

### IP1 寄存器 (0XB9)

Bit	Field	Type	Initial	说明
7..5	IP0[5:0]	R/W	0	中断优先权。和 IP0 寄存器的相对应的位结合在一起可以指定相对应的中断的优先级别。
Else	Reserved	R	0	

### 9.3 中断寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IEN0	EAL	-	ET2	ES0	ET1	EX1	ET0	EX0
IEN1	ET2RL	-	ET2C3	ET2C2	ET2C1	ET2C0	ESPI	EI2C
IEN2	-	-	ECMP1	ECMP0	EADC	EPWM3	EPWM2	-
IEN4	EPWM1	EX2	-	-	PWM1F	IE2	-	-
IRCON	TF2RL	TF2	TF2C3	TF2C2	TF2C1	TF2C0	-	-
IRCON2	-	-	-	CMP1F	CMP0F	ADCF	PWM3F	PWM2F
TCON	TF1	TR1	TF0	TR0	IE1	-	IE0	-
S0CON	SM0	SM1	SM20	REN0	TB80	RB80	TI0	RI0
SPSTA	SPIF	WCOL	SSERR	MODF	-	-	-	-
I2CCON	CR2	ENS1	STA	STO	SI	AA	CR1	CR0

#### IENO 寄存器 (0xA8)

Bit	Field	Type	Initial	说明
7	EAL	R/W	0	所有中断使能控制位。 0: 禁止; 1: 使能。
5	ET2	R/W	0	T2 定时器中断控制位。 0: 禁止; 1: 使能。
4	ES0	R/W	0	UART 中断控制位。 0: 禁止; 1: 使能。
3	ET1	R/W	0	T1 定时器中断控制位。 0: 禁止; 1: 使能。
2	EX1	R/W	0	外部中断 P2.2 (INT1) 中断控制位。 0: 禁止; 1: 使能。
1	ET0	R/W	0	T0 定时器中断控制位。 0: 禁止; 1: 使能。
0	EX0	R/W	0	外部中断 P2.1 (INT0) 中断控制位。 0: 禁止; 1: 使能。
Else	Reserved	R	0	

**IEN1 寄存器 (0XB8)**

Bit	Field	Type	Initial	说明
7	ET2RL	R/W	0	T2 定时器外部重装中断控制位。 0: 禁止; 1: 使能。
5	ET2C3	R/W	0	T2 定时器 COM3 中断控制位。 0: 禁止; 1: 使能。
4	ET2C2	R/W	0	T2 定时器 COM2 中断控制位。 0: 禁止; 1: 使能。
3	ET2C1	R/W	0	T2 定时器 COM1 中断控制位。 0: 禁止; 1: 使能。
2	ET2C0	R/W	0	T2 定时器 COM0 中断控制位。 0: 禁止; 1: 使能。
1	ESPI	R/W	0	SPI 中断控制位。 0: 禁止; 1: 使能。
0	EI2C	R/W	0	I2C 中断控制位。 0: 禁止; 1: 使能。
Else	Reserved	R	0	

**IEN2 寄存器 (0X9A)**

Bit	Field	Type	Initial	说明
5	ECMP1	R/W	0	比较器 CMP1 中断控制位。 0: 禁止; 1: 使能。
4	ECMPO	R/W	0	比较器 CMP 0 中断控制位。 0: 禁止; 1: 使能。
3	EADC	R/W	0	ADC 中断控制位。 0: 禁止; 1: 使能。
2	EPWM3	R/W	0	PWM3 中断控制位。 0: 禁止; 1: 使能。
1	EPWM2	R/W	0	PWM2 中断控制位。 0: 禁止; 1: 使能。
Else	Reserved	R	0	

**IEN4 寄存器 (0XD1)**

Bit	Field	Type	Initial	说明
7	EPWM1	R/W	0	PWM1 中断控制位。 0: 禁止; 1: 使能。
6	EX2	R/W	0	外部中断 P2.3 (INT2) 中断控制位。 0: 禁止; 1: 使能。
3	PWM1F	R/W	0	PWM1 中断请求标志位。 0: 无 PWM1 中断请求; 1: PWM1 请求中断。
2	IE2	R	0	外部中断 P2.3 (INT2) 中断请求标志位。 0: 无 INT2 中断请求; 1: INT2 请求中断。
Else	Reserved	R	0	

**IRCON 寄存器 (0xC0)**

Bit	Field	Type	Initial	说明
7	TF2RL	R/W	0	T2 定时器外部重装中断请求标志位。 0: 无 TF2RL 中断请求; 1: TF2RL 请求中断。
6	TF2	R/W	0	T2 定时器中断请求标志位。 0: 无 T2 中断请求; 1: T2 请求中断。
5	TF2C3	R/W	0	T2 定时器 COM3 中断请求标志位。 0: 无 T2COM3 中断请求; 1: T2COM3 请求中断。
4	TF2C2	R/W	0	T2 定时器 COM2 中断请求标志位。 0: 无 T2COM2 中断请求; 1: T2COM2 请求中断。
3	TF2C1	R/W	0	T2 定时器 COM1 中断请求标志位。 0: 无 T2COM1 中断请求; 1: T2COM1 请求中断。
2	TF2C0	R/W	0	T2 定时器 COM0 中断请求标志位。 0: 无 T2COM0 中断请求; 1: T2COM0 请求中断。
Else	Reserved	R	0	

**IRCON2 寄存器 (0XBF)**

Bit	Field	Type	Initial	说明
4	CMP1F	R/W	0	比较器 CMP1 中断请求标志位。 0: 无 CMP1 中断请求; 1: CMP1 请求中断。
3	CMP0F	R/W	0	比较器 CMP0 中断请求标志位。 0: 无 CMP0 中断请求; 1: CMP0 请求中断。
2	ADCF	R/W	0	ADC 中断请求标志位。 0: 无 ADC 中断请求; 1: ADC 请求中断。
1	PWM3F	R/W	0	PWM3 中断请求标志位。 0: 无 PWM3 中断请求; 1: PWM3 请求中断。
0	PWM2F	R/W	0	PWM2 中断请求标志位。 0: 无 PWM2 中断请求; 1: PWM2 请求中断。
Else	Reserved	R	0	

**TCON 寄存器 (0X88)**

Bit	Field	Type	Initial	说明
7	TF1	R/W	0	T1 定时器外部重装中断请求标志位。 0: 无 T1 中断请求; 1: T1 请求中断。
5	TF0	R/W	0	T0 定时器外部重装中断请求标志位。 0: 无 T0 中断请求; 1: T0 请求中断。
3	IE1	R	0	外部中断 P2.2 (INT1) 中断请求标志位。 0: 无 INT1 中断请求; 1: INT1 请求中断。
1	IE0	R	0	外部中断 P2.1 (INT0) 中断请求标志位。 0: 无 INT0 中断请求; 1: INT0 请求中断。
Else				参考其它章节。

**S0CON 寄存器 (0X98)**

Bit	Field	Type	Initial	说明
1	TIO	R/W	0	UART 发送中断请求标志位, 显示 UART 串行传输的完成状态。在模式 0 位 8 结束时, 或者其它模式的停止位开始时由硬件设置为 1; 必须由软件清零。 0: 无 UART 发送中断请求; 1: UART 发送请求中断。
0	RI0	R/W	0	UART 接收中断请求标志位, 显示 UART 串行接收的完成状态。在模式 0 位 8 结束时, 或者其它模式的停止位中间时由硬件设置为 1; 必须由软件清零。 0: 无 UART 接收中断请求; 1: UART 接收请求中断。
Else				参考其它章节。

**SPSTA 寄存器 (0xE1)**

Bit	Field	Type	Initial	说明
7	SPIF	R	0	SPI 完成通讯标志位。 通讯结束时自动设置为 1; 读取 SPSTA、SPDAT 寄存器时自动清零。
6	WCOL	R	0	写冲突标志位。 在通讯时写入 SPDAT 时自动设置为 1; 读取 SPSTA、SPDAT 寄存器时自动清零。
5	SSERR	R	0	同步从动选择引脚错误位。 SSN 错误控制时自动设置为 1; 清 SPEN 时自动清零。
4	MODF	R	0	模式错误标志位。
3..0	Reserved	R	0x00	

**I2CCON 寄存器 (0xDC)**

Bit	Field	Type	Initial	说明
7	SI	R/W	0	串行中断标志位。 当进入了 I2C 的 26 个状态当中的 25 个状态时，SI 标志位会被硬件置 1，只有当 I2C 状态寄存器为 F8h 时，SI 标志位才没有被置 1，表示没有可用的相关状态信息。SI 标志位必须由软件清零，必须通过写 0 到 SI 标志才可以清 SI 标志位，写入 1 到该位并不能更改 SI 的值。
Else				参考其它章节。

## 10 MDU

乘除法单元是一个内置算法协处理器，可以使单片机去执行额外扩展的算法操作。该单元提供 32 位无符号的除法，16 位无符号的乘法，移位和规范化操作，可以通过写入 MD0-MD5 寄存器不同的顺序来识别这些操作。

### 10.1 乘法（16 位×16 位）

乘法的基础原理包括 3 部分：被乘数、乘数和得数。进行一个乘法要求以下面的写入顺序：MD0（被乘数的低字节），MD4（乘数的低字节），MD1（被乘数的高字节），然后 MD5（乘数的高字节）。

写入 MD5 寄存器结束时，自动开始乘法操作，乘法操作共需要 11 个 CPU 周期，其有效的得数可通过特定的顺序读取：MD0（LSB），MD1，MD2，然后 MD2（MSB）寄存器。

### 10.2 除法（32 位/16 位和 16 位/16 位）

MDU 支持 2 种除法操作：32 位/16 位和 16 位/16 位。第一种需要 17 个 CPU 周期来进行计算；第二种只需要 9 个周期。

32 位除法以下面特定的写入顺序开始：MD0，MD1，MD2，MD3，MD4 和 MD5。32 位被除数存入 MD3（最高有效位）到 MD0 寄存器，16 位除数存入 MD5 到 MD4 寄存器（MSB 位于 MD5 寄存器）。

16 位除法只需要 4 个寄存器。16 位被除数存入 MD1 到 MD0 寄存器，16 位除数存入 MD5 到 MD4 寄存器（最高有效位位于 MD1 和 MD5 寄存器）。其合适顺序为：MD0，MD1，MD4 和 MD5。

MDU 从写入数据到 MD5 寄存器之后开始计算，需要 9 个或者 17 个 CPU 周期，取决于被除数的长度。计算得出的商存入 MD3 到 MD0 寄存器（32 位除法），或者 MD1 到 MD0 寄存器（16 位除法），LSB 位于 MD0 寄存器。不管是否执行了除法操作，余数都放在 MD5（MSB）和 MD4 寄存器中。但是必须最后读取 MD5 以指示是否完成全部除法操作。

### 10.3 移位和规范化

移位和规范化操作移动 32 位寄存器（MD3 到 MD0，MSB 位于 MD3）一段特定或者不确定的次数。

移位操作中，通过指定的位数左移或者右移 32 位无符号的整数，移动的方向和位数都是指定的，存在 ARCON 寄存器中。移位操作需要 3-18 个 CPU 周期，取决于移位的次数。

规范化操作中，32 位无符号的整数会重复地向左移位，直到最高有效位（MD3 寄存器的第 7 位）为 1。规范化操作需要 4-19 个 CPU 周期，取决于实际移位的次数。

移位操作和规范化操作都以下面的写入顺序开始：MD0，MD1，MD2，MD3，最后为 ARCON 寄存器。最终结果存入 MD0-MD3 寄存器中，以下面顺序来读取：MD0，MD1，MD2，MD3。

### 10.4 与 Keil C51 合作（Cooperate with Keil C51）

由于 Keil C51 支持硬件和软件的乘法/除法操作，在 C 中要求使用命令行 '#pragma mdu\_r515' 来使能硬件 MDU 的功能以获得更高的性能。随后，Keil C51 编译数学运算支持 MDU。

```
1 #include <SN8F5708.H>
2 #pragma mdu_r515           //Keil C51 MDU command line
```

### 10.5 错误标志（MDEF）

错误标志 MDEF 指示未正确运行的操作（算法操作被重新开始或者被新操作打断），检测错误机制会在第一阶段写数据到 MD0 寄存器时自动使能，并在第三阶段的最后一条对 MD3（乘法或者移位/正常化）或者 MD5 寄存器（除法）进行读取指令时关闭。

出现下列情形时，错误标志置 1：

在 MDU 操作的第二阶段中对“MDx”寄存器（MD0~MD5 以及 ARCON 寄存器当中的任意一个）进行写操作（重新启动或计算中断）。

在错误标志位机制已经使能的情况下，在 MDU 操作的第二阶段中对“MDx”寄存器进行读取操作。此时错误标志位会被置 1，但是计算不会被打断。

错误标志位只有在读“ARCON”寄存器之后才会复位，且该标志位为只读。

## 10.6 溢出标志 (MDOV)

出现下列情形时，溢出标志 MDOV 置 1：

- 除数为 0；
- 乘法的结果大于 0000H 或者 0FFFFH；
- MD3 的最高有效位置 1 (MD3.7=1) 时开始规范化操作。
- MDU 操作与上述情形不符合时，溢出标志清零。注意：溢出标志只受硬件控制，不能执行写操作。

## 10.7 MDU 寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
MD0	MD07	MD06	MD05	MD04	MD03	MD02	MD01	MD00
MD1	MD17	MD16	MD15	MD14	MD13	MD12	MD11	MD10
MD2	MD27	MD26	MD25	MD24	MD23	MD22	MD21	MD20
MD3	MD37	MD36	MD35	MD34	MD33	MD32	MD31	MD30
MD4	MD47	MD46	MD45	MD44	MD43	MD42	MD41	MD40
MD5	MD57	MD56	MD55	MD54	MD53	MD52	MD51	MD50
ARCON	MDEF	MDOV	SLR	SC4	SC3	SC2	SC1	SC0

### MD 寄存器 (MD0 – MD5: 0xE9 – 0xEE)

Bit	Field	Type	Initial	说明
7..0	MD[7:0]	R/W	0x00	乘法/除法寄存器

### ARCON Register (0xEF)

Bit	Field	Type	Initial	说明
7	MDEF	R/W	0	MDU 错误标志 MDEF 显示错误的操作（算法操作重新开始或者被新操作打断）
6	MDOV	R/W	0	MDU 溢出标志 MDU 操作时发生溢出
5	SLR	R/W	0	移位方向 0: 左移 1: 右移
4..0	SC[4:0]	R/W	0x00	移位计数器 写入 00H: 执行规范化操作；完成后可读取实际的移位时间。 写入其它值: 指定移位操作的次数。

## 10.8 示例代码

下面的示例代码程序演示了如何执行 32 位/16 位的 MDU。

```
1 #include <SN8F5708.H>
2 #pragma mdu_r515//Keil C51 MDU command line
3
4 void main(void)
5 {
6     unsigned int Divisor;// 16-bit divisor
7     unsigned long Dividend;// 32-bit dividend
8     unsigned long Quotient;// 32-bit Quotient
9     unsigned int Remainder;// 16-bit Remainder
10
11     Divisor= 0x1234;
12     Dividend= 0x56789ABC;
13     Quotient= Dividend/Divisor;//0x0004C016
14     Remainder = Dividend%Divisor;//0xA44
15
16     while(1);
17 }
18 }
```

# 11 GPIO

SN8F5708 共有 46 个 GPIO 引脚，和 8051 只有开路输出不同，SN8F5708 还内置推挽输出结构，以增强其驱动能力。

## 11.1 输入输出控制

由 P0M-P5M 寄存器控制输入输出模式。

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P0M	P07M	P06M	P05M	P04M	P03M	P02M	P01M	P00M
P1M	P17M	P16M	P15M	P14M	P13M	P12M	P11M	P10M
P2M	P27M	P26M	P25M	P24M	P23M	P22M	P21M	P20M
P3M	P37M	P36M	P35M	P34M	P33M	P32M	P31M	P30M
P4M	P47M	P46M	P45M	P44M	P43M	P42M	P41M	P40M
P5M	-	-	P55M	P54M	P53M	P52M	P51M	P50M
P1OC	PW3EN	PW2EN	PW1EN	P06OC	P05OC	P13OC	P12OC	P11OC

**P0M: 0xF9, P1M: 0xFA, P2M: 0xFB, P3M: 0xFC, P4M: 0xFD, P5M: 0xFE**

Bit	Field	Type	Initial	说明
7	P07M	R/W	0	P0.7 的模式选择控制位 0: 输入模式; 1: 输出模式。
6	P06M	R/W	0	P0.6 的模式选择控制位 0: 输入模式; 1: 输出模式。
5	P05M	R/W	0	P0.5 的模式选择控制位 0: 输入模式; 1: 输出模式。
4..0				其它

**P1OC 寄存器 (0xE4)**

Bit	Field	Type	Initial	说明
7..5		R/W	000	参考 PWM 章节
4	P06OC	R/W	0	P0.6 开漏输出模式控制位。 0: 禁止; 1: 使能, 输出高电平时变为输入模式。
3	P05OC	R/W	0	P0.5 开漏输出模式控制位。 0: 禁止; 1: 使能, 输出高电平时变为输入模式。
2	P13OC	R/W	0	P1.3 开漏输出模式控制位。 0: 禁止; 1: 使能, 输出高电平时变为输入模式。
1..0				其它

## 11.2 输入数据和输出数据

当从 P0~P5 寄存器进行读操作时，当前引脚的逻辑电平将取决于它的外部状态。在某些情况下，当 IO 口在和其他功能复用时，例如 UART 或 I2C，读操作依然可行。

写给 P0~P5 寄存器的值将被马上锁存，然而，只有在 P0M ~P5M 被设置为输出模式之后才会被输出。如果这个引脚已经是输出模式了，任何写到 P0~P5 寄存器的值将会马上输出到这个引脚上。

寄存器	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P0	P07	P06	P05	P04	P03	P02	P01	P00
P1	P17	P16	P15	P14	P13	P12	P11	P10
P2	P27	P26	P25	P24	P23	P22	P21	P20
P3	P37	P36	P35	P34	P33	P32	P31	P30
P4	P47	P46	P45	P44	P43	P42	P41	P40
P5	-	-	P55	P54	P53	P52	P51	P50

**P0: 0x80, P1: 0x90, P2: 0xA0, P3: 0xFC, P4: 0xE8, P5: 0xF8**

Bit	Field	Type	Initial	说明
7	P07	R/W	1	读: P0.7 为逻辑低电平 写入 1/0: 输出高电平/低电平 (P07M=1 时使能)
6	P06	R/W	1	读: P0.6 为逻辑低电平 写入 1/0: 输出高电平/低电平 (P06M=1 时使能)
5	P05	R/W	1	读: P0.5 为逻辑低电平 写入 1/0: 输出高电平/低电平 (P05M=1 时使能)
4..0				其它

### 11.3 内置上拉寄存器

P0UR-P5UR 寄存器管理每个引脚的内部  $100\text{K}\Omega$  (典型值) 的上拉电阻。

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P0UR	P07UR	P06UR	P05UR	P04UR	P03UR	P02UR	P01UR	P00UR
P1UR	P17UR	P16UR	P15UR	P14UR	P13UR	P12UR	P11UR	P10UR
P2UR	P27UR	P26UR	P25UR	P24UR	P23UR	P22UR	P21UR	P20UR
P3UR	P37UR	P36UR	P35UR	P34UR	P33UR	P32UR	P31UR	P30UR
P4UR	P47UR	P46UR	P45UR	P44UR	P43UR	P42UR	P41UR	P40UR
P5UR	-	-	P55UR	P54UR	P53UR	P52UR	P51UR	P50UR

**P0UR: 0xF1, P1UR: 0xF2, P2UR: 0xF3, P3UR: 0xF4, P4UR: 0xF5, P5UR: 0xF6**

Bit	Field	Type	Initial	说明
7	P07UR	R/W	0	P0.7 的内置上拉电阻控制位。 0: 禁止*; 1: 使能。
6	P06UR	R/W	0	P0.6 的内置上拉电阻控制位。 0: 禁止*; 1: 使能。
5	P05UR	R/W	0	P0.5 的内置上拉电阻控制位。 0: 禁止*; 1: 使能。
4..0				其它

\* 如果引脚为输出模式或者模拟功能，建议禁止上拉电阻。

## 11.4 与模拟功能共用的引脚

SN8F5708 内置模拟功能，如 ADC, OPA 和比较器。若使能引脚的模拟功能，强烈建议关闭输入通道的施密特触发。

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P2CON	P27CON	P26CON	P25CON	P24CON	-	-	-	-
P3CON	P37CON	P36CON	P35CON	P34CON	P33CON	P32CON	P31CON	P30CON
P4CON	P47CON	P46CON	P45CON	P44CON	P43CON	P42CON	P41CON	P40CON
P5CON	-	-	P55CON	P54CON	P53CON	P52CON	P51CON	P50CON

**P2CON: 0x9E, P3CON: 0x9F, P4CON: 0xD6, P5CON: 0xD7**

Bit	Field	Type	Initial	说明
7	P27CON	R/W	0	P2.7 施密特触发控制位 0: 使能; 1: 禁止。
6	P26CON	R/W	0	P2.6 施密特触发控制位 0: 使能; 1: 禁止。
5	P25CON	R/W	0	P2.5 施密特触发控制位 0: 使能; 1: 禁止。
4..0				其它

## 12 外部中断

外部中断源 INT0, INT1 和 INT2 内置边沿触发功能，由 PEDGE 寄存器控制。使能外部中断 (EX0/EX1/EX2) 和全局中断 (EAL) 后，发生边沿触发事件时，外部中断请求标志位 (IE0/IE1/IE2) 置 1，程序计数器跳转到中断向量 (ORG 0003H/0013H/00EBH) 并执行中断服务程序。在执行 ISR 之前由硬件清中断请求标志。

SN8P5708 不支持外部中断标志的轮询功能，IE0/IE1/IE2 为只读标志位，不能由软件来清零。

### 12.1 外部中断寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PEDGE	-	-	EX2G1	EX2G0	EX1G1	EX1G0	EX0G1	EX0G0
IEN0	EAL	-	ET2	ES0	ET1	EX1	ET0	EX0
IEN4	EPWM1	EX2	-	-	PWM1F	IE2	-	-

**PEDGE 寄存器 (0X8F)**

Bit	Field	Type	Initial	说明
5..4	EX2G[1:0]	R/W	10	外部中断 INT2 触发沿控制位。 00: 保留; 01: 上升沿; 10: 下降沿 (默认); 11: 上升/下降沿。
3..2	EX1G[1:0]	R/W	10	外部中断 INT1 触发沿控制位。 00: 保留; 01: 上升沿; 10: 下降沿 (默认); 11: 上升/下降沿。
1..0	EX0G[1:0]	R/W	10	外部中断 INT0 触发沿控制位。 00: 保留; 01: 上升沿; 10: 下降沿 (默认); 11: 上升/下降沿。
Else	Reserved	R	0	

## 12.2 示例代码

下面的示例代码程序演示了如何执行 INT0/INT1/INT2 中断。

```

1 #define INT0Rsing      (1 << 0) //INT0 trigger edge is rising edge
2 #define INT0Falling    (2 << 0) //INT0 trigger edge is falling edge
3 #define INT0LeChge     (3 << 0) //INT0 trigger edge is level change
4 #define EINT0          (1 << 0) //INT0 interrupt enable
5
6 #define INT1Rsing      (1 << 2) //INT1 trigger edge is rising edge
7 #define INT1Falling    (2 << 2) //INT1 trigger edge is falling edge
8 #define INT1LeChge     (3 << 2) //INT1 trigger edge is level change
9 #define EINT1          (1 << 2) //INT1 interrupt enable
10
11 #define INT2Rsing      (1 << 4) //INT2 trigger edge is rising edge
12 #define INT2Falling    (2 << 4) //INT2 trigger edge is falling edge
13 #define INT2LeChge     (3 << 4) //INT2 trigger edge is level change
14 #define EINT2          (1 << 6) //INT2 interrupt enable
15
16 void EnableINT(void)
17 {
18     //INT0 rising edge, INT1 falling edge, INT2 level change
19     PEDGE = INT0Rising | INT1Falling | INT2LeChge;
20
21     //Enable INT0/INT1 interrupt
22     IENO |= EINT0 | EINT1;
23     //Enable INT2 interrupt
24     IEN4 |= EINT2;
25     //Enable total interrupt
26     IENO |= 0x80;
27
28     P0 = 0x00;
29     P0M = 0X07;
30 }
31
32 void INT0Interrupt(void) interrupt ISRInt0 //0x03
33 { //IE0 clear by hardware
34     P00 = ~P00;
35 }
36
37 void INT1Interrupt(void) interrupt ISRInt1 //0x13
38 { //IE1 clear by hardware
39     P01 = ~P01;
40 }
41
42 void INT2Interrupt(void) interrupt ISRInt2 //0xEB
43 { //IE2 clear by hardware
44     P02 = ~P02;
45 }


```

## 13 定时器 T0 和 T1

T0 和 T1 是 2 个独立的 16bit 向上计数定时器。T0 共有 4 种不同的操作模式：模式 1：13 位向上计数定时器；模式 2：16 位向上计数定时器；模式 3：8 位向上计数寄存器，并指定重装值；模式 4：独立的 2 个 8 位向上计数定时器。而 T1 只有 T0 的模式 1 和模式 2 两种操作模式。T0 和 T1 分别支持 ET0 和 ET1 中断。


### 13.1 T0 和 T1 时钟选择

下图阐明了 T0 和 T1 的时钟选择电路，总的来说，T0 和 T1 这两个计数器最主要的区别在于，T0 支持 RTC 功能，这个功能需要 MCU 的时钟源选择为 IHRC 32MHz with RTC(参考复位和上电控制章节)，同时硬件上需要外接一个 32768Hz 的晶振。




### 13.2 模式 0：13 位向上计数定时器

模式 0 是 13 位向上计数定时器 (TL0/TL1 的高 3bit 无效)，具有 2 个时钟源选择：Fcpu 和 Fosc。当 T0GATE/T1GATE 设置为 1 时，定时器的使能和停止可以由 INT0/INT1 引脚控制。一旦定时器的计数器溢出（从 OFF1FH 到 10000H），会立即置位 TF0/TF1 标志。没有使能 ET0/ET1 时，由软件读取该标志；使能 ET0/ET1 时，则由中断控制器进行控制。




### 13.3 模式 1：16 位向上计数定时器

模式 1 是 16 位向上计数定时器，具有 2 个时钟源选择：Fc<sub>pu</sub> 和 F<sub>osc</sub>。当 T0GATE/T1GATE 设置为 1 时，定时器的使能和停止可以由 INT0/INT1 引脚控制。一旦定时器的计数器溢出（从 0FFFFH 到 10000H），会立即置位 TF0/TF1。没有使能 ET0/ET1 时，由软件读取标志；使能 ET0/ET1 时，则由中断控制器进行控制。



### 13.4 模式 2：8 位向上计数定时器（指定重装值）


模式 2 是 8 位向上计数定时器（TL0/TL1），指定重装值。计数器溢出时（从 OFFH 到 100H）释放 TF0/TF1 标志给固件或中断控制器；同时定时器复制 TH0/TH1 的值给 TL0/TL1 寄存器。因此，定时器实际上是从 OFFH 计数到 TH0/TH1 的值。



### 13.5 模式 3（只是T0）：独立的 2 个 8 位向上计数定时器

模式 3 是把 TH0 和 TL0 看作独立的 2 个 8 位定时器。8 位向上计数定时器 TL0 支持 RTC，有 2 种时钟源选择（Fc<sub>pu</sub> 和 F<sub>osc</sub>）；而 TH0 的时钟源固定为 F<sub>cpu</sub>/12。当 T0GATE 设置为 1 时，定时器的使能和停止可以由 INT0 引脚控制。

在模式 3 下，由 TR0 使能 TL0 计数器，TL0 溢出后 TF0 置 1。TH0 计数器则由 TR1 控制，TH0 溢出后 TF1 置 1。在该模式下，T1 不会发生溢出事件，可以看作是没有溢出标志产生计数器。



## 13.6 T0 和T1 寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TCON	TF1	TR1	TF0	TR0	IE1	-	IE0	-
TCON0	T0EXT	T0RATE2	T0RATE1	T0RATE0	-	T1RATE2	T1RATE1	T1RATE0
TMOD	T1GATE	T1CT	T1M1	T1M0	T0GATE	T0CT	T0M1	T0M0
TH0	TH07	TH06	TH05	TH04	TH03	TH02	TH01	TH00
TL0	TL07	TL06	TL05	TL04	TL03	TL02	TL01	TL00
TH1	TH17	TH16	TH15	TH14	TH13	TH12	TH11	TH10
TL1	TL17	TL16	TL15	TL14	TL13	TL12	TL11	TL10
IEN0	EAL	-	ET2	ES0	ET1	EX1	ET0	EX0

### TCON 寄存器 (0x88)

Bit	Field	Type	Initial	说明
7	TF1	R/W	0	T1 溢出事件显示位。 0: T1 没有溢出; 1: T1 溢出。 该位由中断助力器自动清零，或者由固件手动清零。
6	TR1	R/W	0	T1 功能控制位。 0: 禁止; 1: 使能。
5	TF0	R/W	0	T0 溢出事件显示位。 0: T0 没有溢出; 1: T0 溢出。 该位由中断助力器自动清零，或者由固件手动清零。
4	TR0	R/W	0	T0 功能控制位。 0: 禁止; 1: 使能。
3	IE1	R/W	0	参考 INT1。
2	Reserved	R	0	
1	IE0	R/W	0	参考 INT0。
0	Reserved	R	0	

### IEN0 寄存器 (0xA8)

Bit	Field	Type	Initial	说明
7	EAL	R/W	0	中断使能位，参考中断章节。
3	ET1	R/W	0	T1 中断控制位。 0: 禁止; 1: 使能。
1	ET0	R/W	0	T0 中断控制位。 0: 禁止; 1: 使能。

**TCON0 寄存器 (0xE7)**

Bit	Field	Type	Initial	说明
7	T0EXT	R/W	0	T0 实时时钟计数器控制位。 0: 禁止; 1: 使能*。
6..4	T0RATE[2:0]	R/W	000	T0 外部时钟源的时钟分频控制位。 000: $F_{EXT0} / 128$ ; 001: $F_{EXT0} / 64$ ; 010: $F_{EXT0} / 32$ ; 011: $F_{EXT0} / 16$ ; 100: $F_{EXT0} / 8$ ; 101: $F_{EXT0} / 4$ ; 110: $F_{EXT0} / 2$ ; 111: $F_{EXT0} / 1$ 。
3	Reserved	R	0	
2..0	T1RATE[2:0]	R/W	000	T1 外部时钟源的时钟分频控制位。 000: $F_{EXT1} / 128$ ; 001: $F_{EXT1} / 64$ ; 010: $F_{EXT1} / 32$ ; 011: $F_{EXT1} / 16$ ; 100: $F_{EXT1} / 8$ ; 101: $F_{EXT1} / 4$ ; 110: $F_{EXT1} / 2$ ; 111: $F_{EXT1} / 1$ 。

\* T0EXT = 1 仅仅当选择为‘IHRC 32 MHz with RTC’才能进行设置; 当选择其他时钟源时, 请设置为 0.

**TH0 / TH1 寄存器 (TH0: 0x8C, TH1: 0x8D)**

Bit	Field	Type	Initial	说明
7..0	TH0/TH1	R/W	0x00	T0 和 T1 的高字节。

**TL0 / TL1 寄存器 (TL0: 0x8A, TL1: 0x8B)**

Bit	Field	Type	Initial	说明
7..0	TL0/TL1	R/W	0x00	T0 和 T1 的低字节。

**TMOD 寄存器 (0x89)**

Bit	Field	Type	Initial	说明
7	T1GATE	R/W	0	T1 gate 模式控制位。 0: 禁止; 1: 使能, T1 的停止由 INT1 脚控制。
6	T1CT	R/W	0	T1 时钟源选择。 0: $F_{Timer1} = F_{cpu} / 12$ ; 1: $F_{Timer1} = F_{osc} / T1RATE$ (参考T1RATE)。
5..4	T1M[1:0]	R/W	00	T1 操作模式控制位。 00: 13 位向上计数定时器; 01: 16 位向上计数定时器; 10: 8 位向上计数定时器, 支持重装; 11: 保留。
3	T0GATE	R/W	0	T0 gate 模式控制位。 0: 禁止; 1: 使能, T0 时钟源由 INT0 gated。
2	T0CT	R/W	0	T0 时钟源选择。 0: $F_{Timer0} = F_{cpu} / 12$ ; 1: $F_{Timer0} = F_{osc} / T0RATE$ (参考T0RATE)。
1..0	T0M[1:0]	R/W	00	T0 操作模式控制位。 00: 13 位向上计数定时器; 01: 16 位向上计数定时器; 10: 8 位向上计数定时器, 支持重装; 11: 独立的 2 个 8 位向上计数定时器。

## 13.7 示例程序代码


下面的示例程序代码显示了在中断下如何执行 T0/T1。

```

1 #define T0Mode0      (0 << 0) // T0 mode0, 13-bit counter
2 #define T0Mode1      (1 << 0) // T0 mode1, 16-bit counter
3 #define T0Mode2      (2 << 0) // T0 mode2, 8-bit auto-reload counter
4 #define T0Mode3      (3 << 0) // T0 mode3, T0 two 8-bit counter / T1 no flag
5 #define T0Gate       (8 << 0) // T0 gating clock by INT0
6 #define T0ClkFcpcu   (0 << 0) // T0 clock source from Fcpu/12
7 #define T0ClkExt     (4 << 0) // T0 clock source from Fosc or FRTC
8 #define T0ExtFosc    (0 << 4) // T0 clock source from Fosc
9 #define T0ExtFRTC    (8 << 4) // T0 clock source from FRTC
10
11 #define T1Mode0      (0 << 4) // T1 mode0, 13-bit counter
12 #define T1Mode1      (1 << 4) // T1 mode1, 16-bit counter
13 #define T1Mode2      (2 << 4) // T1 mode2, 8-bit auto-reload counter
14 #define T1Mode3      (3 << 4) // T1 mode3, T1 stop
15 #define T1Gate       (8 << 4) // T1 gating clock by INT1
16 #define T1ClkFcpcu   (0 << 4) // T1 clock source from Fcpu/12
17 #define T1ExtFosc    (4 << 4) // T1 clock source from Fosc
18
19 void InitT0T1(void)
20 {
21 // T0/T1_Initial
22 TH0 = 0x00;
23 TL0 = 0x00;
24 TH1 = 0x00;
25 TL1 = 0x00;
26 // T0 mode0 with gating clock by INT0, clock source from Fosc or FRTC
27 TMOD |= T0Mode0 | T0GATE | T0ClkExt;
28 // T0 clock source = FRTC/1;
29 TCON0 |= T0ExtFRTC | 0x70;
30 // T1 mode1, clock source from Fcpu/12
31 TMOD |= T1Mode1 | T1ClkFcpcu
32 // Timer 0/1 enable. Clear TF0/TF1
33 TCON |= 0x50
34 // Enable T0/T1 interrupt
35 IENO |= 0x5A;
36 //Enable total interrupt
37 IENO |= 0x80;
38
39 P0 = 0x00;
40 P0M = 0x03;
41 }
42 Void T0Interrupt(void) interrupt ISRTimer0 // 0x0B
43 { // TF0 clear by hardware
44 P00 = ~P00;
45 }
46 Void T1Interrupt(void) interrupt ISRTimer1 // 0x1B
47 { // TF1 clear by hardware
48 P01 = ~P01;
49 }
```

## 14 定时器 T2


T2 是 16 位向上计数定时器，具有好几个可选的扩展功能：指定重装值，比较器输出（PWM）和捕捉功能。T2 由 1 个 16 位计数/定时器和 4 个 16 位捕捉/比较器模块组成：每个捕捉/比较器模块在使能状态时都有自己相关的 IO 引脚；且每个捕捉/比较器模块都可以作为下列模式独立工作：比较器，上升沿时捕捉，以及写入寄存器时捕捉。



### 14.1 T2 向上计数控制

T2 共有 3 种操作模式及相应的时钟源：特定的 Fcpu 时钟（Fcpu/12 和 Fcpu/24）；特定的 Fcpu 时钟，带停止控制；和外部时钟输入。下表对 3 种操作模式和相关的寄存器（T2I1, T2I0 和 T2PS）进行了分类，定时器一旦溢出（从 0xFFFFH 到 0000H），立即置位 TF2，并由软件进行读/写。T2 的中断功能由 ET2 控制。

T2I1	T2I0	T2PS	T2 时钟源
0	0	X	禁止 T2
0	1	0	fcpu/12
0	1	1	fcpu/24
1	1	0	fcpu/12 (T2 引脚为低电平时停止计数，变为高电平后再开始计数)
1	1	1	fcpu/24 (T2 引脚为低电平时停止计数，变为高电平后再开始计数)
1	0	X	T2 引脚上升沿 (T2 引脚与 P2.3 共有，时钟 rate≤ 0.5 * fcpu)




## 14.2 指定T2 重装值

指定重装值是一项可选择的功能，通过溢出或者外部控制引脚对 T2 计数器进行重装。

若选择溢出重装初值功能后，T2 溢出后，自动复制 CRCH/CRCL 的值到计数器 TH2/TL2。因此，T2 就从 CRCH/CRCL 重复地计数到 0FFFFH。


从另一方面来说，外部引脚 T2RL（与 P2.2 共用）的下降沿可以选择为重装信号。在这种情况下，若 T2RL 引脚保持稳定，T2 从 0000H 开始计数直到 0FFFFH，但只要 T2RL 引脚有下降信号，CRCH/CRCL 的值随时可能替换计数器的值。然后 T2 继续从 CRCH/CRCL 的值开始计数，若使能外部重装中断（ET2RL 和 ET2 都置 1），则置位外部重装中断标志（TF2RL）。外部中断向量与 T2 中断向量共用，由软件去判断。




## 14.3 比较输出 (PWM)


T2 共有 4 组比较输出，每组 (CRC/CC1/CC2/CC3) 分别与 T2 计数器 (TH2/TL2) 进行比较，并通过 T2COM0-T2COM3 引脚（与 P1.0-P1.3 共用）输出比较结果，比较结果有 2 种输出方式：直接输出和间接输出。

直接输出是指若 CRC/CC1/CC2/CC3 寄存器小于 T2 计数器，其对应的引脚输出低电平；反之若 CRC/CC1/CC2/CC3 大于或等于 T2 计数器则输出高电平。因此其输出状态可在交叉点更改 2 次。CRC/CC1/CC2/CC3 等于 T2 计数器时，给出一个 TF2Cx/FT2Cx/TF2C2/TF2C3 标志并通过软件进行读/写。比较中断功能由 ET2C0/ET2C1/ET2C2/ET2C3 控制。




相比之下，间接输出是指保持相对应引脚先前的输出设置状态直到 T2 计数器的值超过 CRC/CC1/CC2/CC3 寄存器的值。在该模式下，可以由软件来控制输出信号的转换，换句话说，就是 TH2/TL2 和 CRC 寄存器的值相等时，P1.0 寄存器位会影响 T2COM0/P1.0 引脚。而 T2 的溢出则不会导致输出变化。






## 14.4 捕捉功能

捕捉功能类似于秒表的 split/lap 按键，当 T2 计数器 (TH2/TL2) 开始向上计数时，一个 split 事件在 CRC/CC1/CC2/CC3 寄存器中记录计数器的值。




split 事件可由硬件或软件提供，T2CC0 引脚（与 P3.4 共用）可触发硬件 split 事件，复制 TH2/TL2 的值到 CRCH/CRCL 寄存器，而 T2CC1 (P3.5)、T2CC2 (P3.6) 和 T2CC3 (P3.7) 分别控制 CC1-CC3 寄存器。



软件 split 事件由写入 CRCL/CCL1/CCL2/CCL3 寄存器的任何值触发。执行一条写指令到这些寄存器时，TH2/TL2 的当前值会记录在对应的寄存器中。

写入一个值到CCLx中触发捕捉功能



## 14.5 T2 寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T2CON	T2PS	I3FR	-	T2R1	T2R0	T2CM	T2I1	T2I0
CCEN	COCA31	COCA30	COCA21	COCA20	COCA11	COCA10	COCA01	COCA00
TH2	TH27	TH26	TH25	TH24	TH23	TH22	TH21	TH20
TL2	TL27	TL26	TL25	TL24	TL23	TL22	TL21	TL20
CRCH	CRCH7	CRCH6	CRCH5	CRCH4	CRCH3	CRCH2	CRCH1	CRCH0
CRCL	CRCL7	CRCL6	CRCL5	CRCL4	CRCL3	CRCL2	CRCL1	CRCL0
CCH3	CCH37	CCH36	CCH35	CCH34	CCH33	CCH32	CCH31	CCH30
CCL3	CCL37	CCL36	CCL35	CCL34	CCL33	CCL32	CCL31	CCL30
CCH2	CCH27	CCH26	CCH25	CCH24	CCH23	CCH22	CCH21	CCH20
CCL2	CCL27	CCL26	CCL25	CCL24	CCL23	CCL22	CCL21	CCL20
CCH1	CCH17	CCH16	CCH15	CCH14	CCH13	CCH12	CCH11	CCH10
CCL1	CCL17	CCL16	CCL15	CCL14	CCL13	CCL12	CCL11	CCL10
IEN0	EAL	-	ET2	ES0	ET1	EX1	ET0	EX0
IEN1	ET2RL	-	ET2C3	ET2C2	ET2C1	ET2C0	ESPI	EI2C
IRCON	TF2RL	TF2	TF2C3	TF2C2	TF2C1	TF2C0	-	-

**T2CON 寄存器 (0xC8)**

Bit	Field	Type	Initial	说明
7	T2PS	R/W	0	T 前置分频器。 0: Fcpu/12; 1: Fcpu/24。
6	I3FR	R/W	0	比较模式下： 0: T2 的内容与 CRC 寄存器的不相等时发生 COM0 中断； 1: T2 的内容与 CRC 寄存器的相等时发生 COM0 中断。 捕捉模式 0 下： 0: T2CC0 下降沿时，T2 的内容锁存在 CRC 寄存器中； 1: T2CC0 上升沿时，T2 的内容锁存在 CRC 寄存器中。
5	Reserved	R/W	0	
4..3	T2R[1:0]	R/W	00	指定 T2 的重装值。 00: 禁止； 01: 禁止； 10: 通过计数器溢出加载 CRCH/CRCL 的值到 TH2/TL2； 11: 通过 T2RL 引脚加载 CRCH/CRCL 的值到 TH2/TL2。
2	T2CM	R/W	0	T2 比较输出： 0: 直接输出； 1: 间接输出，指定下一个输出状态。
1..0	T2I[1:0]	R/W	00	T2 向上计数控制。 00: 禁止； 01: 由 T2PS 定义时钟频率； 10: 时钟源来自 T2 引脚； 11: 由 T2PS 定义时钟频率，带 T2 引脚控制定时停止。

**CCEN 寄存器 (0xC1)**

Bit	Field	Type	Initial	说明
7..6	COCA3[1:0]	R/W	00	CC3 的比较和捕捉功能。 00: 禁止; 01: T2CC3 引脚的上升沿捕捉; 10: 比较功能; 11: 写入 CCL3 寄存器捕捉。
5..4	COCA2[1:0]	R/W	00	CC2 的比较和捕捉功能。 00: 禁止; 01: T2CC2 引脚的上升沿捕捉; 10: 比较功能; 11: 写入 CCL2 寄存器捕捉。
3..2	COCA1[1:0]	R/W	00	CC1 的比较和捕捉功能。 00: 禁止; 01: T2CC1 引脚的上升沿捕捉; 10: 比较功能; 11: 写入 CCL1 寄存器捕捉。
1..0	COCA0[1:0]	R/W	00	CC0 的比较和捕捉功能。 00: 禁止; 01: T2CC0 引脚的上升沿捕捉; 10: 比较功能; 11: 写入 CCL0 寄存器捕捉。

**CRC 寄存器 (CRCH: 0xCB, CRCL: 0xCA)**

Bit	Field	Type	Initial	说明
7..6	CRCH[15:0]	R/W	0x00	16 位比较/捕捉寄存器。

**CCH3/CCL3 寄存器 (CCH3: 0xC7, CCL3: 0xC6)**

Bit	Field	Type	Initial	说明
7..6	CCH3/CCL3	R/W	0x00	16 位比较/捕捉寄存器。

**CCH2/CCL2 寄存器 (CCH2: 0xC5, CCL2: 0xC4)**

Bit	Field	Type	Initial	说明
7..6	CCH2 /CCL2	R/W	0x00	16 位比较/捕捉寄存器。

**CCH1/CCL1 寄存器 (CCH1: 0xC3, CCL1: 0xC2)**

Bit	Field	Type	Initial	说明
7..6	CCH1/CCL1	R/W	0x00	16 位比较/捕捉寄存器。

**IENO 寄存器 (0xA8)**

Bit	Field	Type	Initial	说明
7	EAL	R/W	0	使能中断, 请参考中断章节。
5	ET2	R/W	0	使能 T2 中断。
Else				请参考其它章节。

**IEN1 寄存器 (0xB8)**

Bit	Field	Type	Initial	说明
7	ET2RL	R/W	0	T2 定时器外部重装中断控制位。 0: 禁止; 1: 使能。
6	Reserved	R	0	
5	ET2C3	R/W	0	T2 定时器 COM3 中断控制位。 0: 禁止; 1: 使能。
4	ET2C2	R/W	0	T2 定时器 COM2 中断控制位。 0: 禁止; 1: 使能。
3	ET2C1	R/W	0	T2 定时器 COM1 中断控制位。 0: 禁止; 1: 使能。
2	ET2C0	R/W	0	T2 定时器 COM0 中断控制位。 0: 禁止; 1: 使能。
Else				请参考其它章节。

## 14.6 示例程序代码

下面的示例程序代码显示了在中断下如何执行 T2 的比较功能。

```

1 #define T2ClkFcpsi (1 << 0) // T2 clock from Fcpsi
2 #define T2ClkPin (2 << 0) // T2 clock from T2 pin
3 #define T2ClkGate (3 << 0) // T2 clock from Fcpsi with T2 pin gating
4 #define T2Fcpsi12 (0<<7) // T2 clock = Fcpsi/12
5 #define T2Fcpsi24 (1 << 7) // T2 clock = Fcpsi/24
6 #define T2RLMode0 (2<<3) // T2 reload mode0 = auto-reload
7 #define T2RLMode1 (3 << 3) // T2 reload mode0 = T2RL falling edge trigger
8 #define ComMode0 (0 << 2) // Compare mode = directly method
9 #define ComMode1 (1 << 2) // Compare mode = indirectly output method
10 #define T2COM0EdNe (0 << 6) // T2COM0 interrupt edge = no equle CRC
11 #define T2COM0Ede (1 << 6) // T2COM0 interrupt edge = equle CRC
12 #define T2COM0En (2 << 0) // T2COM0 compare function enable
13 #define T2COM1En (2 << 2) // T2COM1compare function enable
14 #define T2COM2En (2 << 4) // T2COM2compare function enable
15 #define T2COM3En (2 << 6) // T2COM3compare function enable
16
17 void InitT2(void)
18 {
19 // T2_Initial
20 TH2 = 0x00;
21 TL2 = 0x00;
22 CRCH = 0x80;
23 CRCL = 0x00;
24 CCH1 = 0xC0;
25 CCL1 = 0x00;
26 CCH2 = 0xE0;
27 CCL2 = 0x00;
28 CCH3 = 0xF0;
29 CCL3 = 0x00;
30
31 // T2 clock from Fcpsi/24 with T2 pin gating
32 // Reload mode1 = T2RL falling edge trigger
33 // Compare mode = directly method
34 // T2COM0 interrupt trigger = equle CRC
35 T2CON |= T2ClkGate | T2Fcpsi24 | T2RLMode1 | ComMode0 | T2COM0EdE;
36
37 // Compare function T2COM0/1/2/3 enable
38 CCEN |= T2COM0En | T2COM1En | T2COM2En | T2COM3En;
39
40 //P23(T2)/P22(T2RL) is input mode with pull-high resister
41 P2M &= 0xF3;
42 P2UR&= 0x0C;
43
44 // Enable T2RL/T2COM0/1/2/3 interrupt
45 IEN1 |= 0xBC;
46 // Enable total/Timer2 interrupt
47 IENO |= 0xA0;
48
49 P0 = 0x00;
50 P0M = 0x3F
51 }
52 Void T2Interrupt(void) interrupt ISRTimer2// 0x2B
53 { // TF2/TF2RL clear by software
54 If ((IRCON & 0x40) ==0x40){
55 IRCON &= 0Xbf; //Clear TF2
56 P00 = ~P00;
57 }
58 If ((IRCON & 0x80 == 0x80) {


```

```
59     IRCON &= 0x7F; //Clear TF2RL
60     P01 = ~P01;
61 }
62 }
63 Void T2COM0Interrupt(void) interrupt ISRCom1 // 0x53
64 { // TF2C0 clear by hardware
65     P02 = ~P02;
66 }
67 Void T2COM1Interrupt(void) interrupt ISRCom2 // 0x5B
68 { // TF2C1 clear by hardware
69     P03 = ~P03;
70 }
71 Void T2COM2Interrupt(void) interrupt ISRCom3 // 0x63
72 { // TF2C2 clear by hardware
73     P04 = ~P04;
74 }
75 Void T2COM3Interrupt(void) interrupt ISRCom4 // 0x6B
76 { // TF2C3 clear by hardware
77     P05 = ~P05;
78 }
```

## 15 PWM


PW1/PW2/PW3 定时器各自包含一个 16 位二进制 2 通道 PWM，一个单脉冲 PWM。计数器计数到上限值 (PW1Y/PW2Y/PW3Y) 后，计数器清零并触发一个中断信号。每个 PWM 的占空比周期由 PW1D/PW2D/PW3D 控制。

PWM 还支持单脉冲输出信号，在首个 PWM 周期结束时自行禁止，因此，在这种情况下只产生单个脉冲。PWM 共有 2 个可编程控制的 PWM 通道，与 GPIO 引脚共用，由 PWCH[1:0]位控制。通过使能 PWCH[1:0]的对应位/通道执行输出操作，使能的 PWM 通道从 GPIO 切换到 PWM 输出。禁止 PWCH[1:0]位时，PWM 通道返回到上一个 GPIO 模式。若使能中断，PW1 内置 IDEL 模式唤醒功能。PWM 定时器溢出时(PWnY-1 到 PWnY)，立即释放 PWMnF，提供软件进行读/写。由 EPWMn 控制 PWMn 中断功能。




## 15.1 普通PWM

PWn 定时器内置 PWM 功能，由 PWnEN 和 PWCH[1:0]位控制，PWMn0, PWMn1 为输出引脚，并与 GPIO 引脚共用，由 PWCH[1:0]控制。输出 PWM 时，必须设置 PWnEN=1。PWM 输出信号同步完成后，PWM 通道从 GPIO 模式切换到 PWM 输出。PWnEN=0 时，PWM 通道返回上一个 GPIO 模式。PWnY 和 PWnD 进行比较，其比较结果产生 PWM 信号。PWnC 从 0000H 开始计数时，PWM 输出高电平，即 PWM 的初始状态。PWnC 加载 PWnY 寄存器的值决定 PWM 的周期和分辨率。PWnC 继续计数，系统比较 PWnC 和 PWnD 的值，PWnC=PWnD 时，PWM 输出低电平，PWnC 继续计数，PWn 定时器溢出（PWnY-1 到 PWnY）后，PWM 完成一个信号周期。PWnC 自动重新加载 0000H，并输出高电平以等待下一个周期。PWnD 决定高电平占空比时间，PWnY 决定 PWM 的分辨率和周期。PWnD 的值不能大于 PWnY 的值，否则 PWM 信号会出错。PWM 时钟源为 Fosc, PWnRATE[2:0]位：000=Fosc/128, 001=Fosc/64, 010=Fosc/32, 011=Fosc/16, 100=Fosc/8, 101=Fosc/4, 110=Fosc/121, 111=Fosc/111。




PWM 周期 = PWnY

PWM 占空比 = (PWnD):(PWnY-PWnD)




## 15.2 单脉冲PWM

$PWnPO = 0$  时,  $PWn$  为 PWM 功能模式。 $PWnPO = 1$  且  $PWnEN=1$  时,  $PWn$  将输出单脉冲 PWM, 同时随着  $PWn$  计数器溢出而置位  $PWMnF$ 。 $PWnEN$  自动清零, 脉冲输出引脚返回到上一个 GPIO 状态。若要输出下一个脉冲, 则要通过程序重新设置  $PWnEN$  位为 1。单脉冲 PWM 通道由  $PWCH[1:0]$  位进行选择, PWM 输出引脚  $PWMn0$ 、 $PWMn1$  与 GPIO 引脚共用, 由  $PWCH[1:0]$  选择控制。输出单脉冲 PWM 时, 必须设置  $PWnPO=PWnEN=1$ ; PWM 输出信号同步完成后, PWM 通道从 GPIO 模式切换到 PWM 输出。单脉冲 PWM 输出完成后,  $PWnEN=0$  时, PWM 通道返回上一个 GPIO 模式。



## 15.3 死区

PWM 内置反向输出功能,  $PWNV=1$  时, 输出反向 PWM 信号;  $PWNV=0$  时, 则输出正常 PWM 信号。反向 PWM 输出波形如下图所示:



PWM 的死区是在 PWM 高脉冲宽度区设置的, 其死区周期由  $PWnA$  和  $PWnD-PWnB$  寄存器编程控制。PWM 两边的死区时间可以设置为对称或不对称。如死区周期的长度大于 PWM 的占空比, 就不输出 PWM。

## 15.4 PWM寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PW1M	PW1R2	PW1R1	PW1R0	PWNV11	PWNV10	PWCH11	PWCH10	PW1PO
PW2M	PW2R2	PW2R1	PW2R0	PWNV21	PWNV20	PWCH21	PWCH20	PW2PO
PW3M	PW3R2	PW3R1	PW3R0	PWNV31	PWNV30	PWCH31	PWCH30	PW3PO
P1OC	PW3EN	PW2EN	PW1EN	P06OC	P05OC	P13OC	P12OC	P11OC
PWnYH	PW1Y15	PW1Y14	PW1Y13	PW1Y12	PW1Y11	PW1Y10	PW1Y9	PW1Y8
PWnYL	PW1Y7	PW1Y6	PW1Y5	PW1Y4	PW1Y3	PW1Y2	PW1Y1	PW10
PWnBH	PW1B15	PW1B14	PW1B13	PW1B12	PW1B11	PW1B10	PW1B9	PW1B8
PWnBL	PW1B7	PW1B6	PW1B5	PW1B4	PW1B3	PW1B2	PW1B1	PW1B0
PWnDH	PW1D15	PW1D14	PW1D13	PW1D12	PW1D11	PW1D10	PW1D9	PW1D8
PWnDL	PW1D7	PW1D6	PW1D5	PW1D4	PW1D3	PW1D2	PW1D1	PW1D0
PWnA	PW1A7	PW1A6	PW1A5	PW1A4	PW1A3	PW1A2	PW1A1	PW1A0
OPM	PW3CM1	PW3CM0	PW2CM1	PW2CM0	PW1CM1	PW1CM0	OP1EN	OP0EN
IEN0	EAL	-	ET2	ES0	ET1	EX1	ET0	EX0
IEN2	-	-	ECMP1	ECMP0	EADC	EPWM3	EPWM2	-
IEN4	EPWM1	EX2	-	-	PWM1F	IE2	-	-
IRCON2	-	-	-	CMP1F	CMP0F	ADCF	PWM3F	PWM2F

**PWnM 寄存器 (PW1M: 0xAB, PW2M: 0xA1)**

Bit	Field	Type	Initial	说明
7..5	PWnRATE	R/W	000	PWM 定时器时钟源。 000: Fosc / 128; 001: Fosc / 64; 010: Fosc / 32; 011: Fosc / 16; 100: Fosc / 8; 101: Fosc / 4; 110: Fosc / 2; 111: Fosc / 1。
4	PWNVn1	R/W	0	PWMn1 引脚输出控制位。 0: 正常输出; 1: 反向输出。
3	PWNVn0	R/W	0	PWMn0 引脚输出控制位。 0: 正常输出; 1: 反向输出。
2	PWCHn1	R/W	0	PWMn1 共用引脚控制位。 0: GPIO; 1: PWM 输出。
1	PWCHn0	R/W	0	PWMn0 共用引脚控制位。 0: GPIO; 1: PWM 输出。
0	PWnPO	R/W	0	单脉冲功能。 0: 禁止; 1: 使能。

**P1OC 寄存器 (0xE4)**

Bit	Field	Type	Initial	说明
7	PW3EN	R/W	0	PW3 功能。 0: 禁止; 1: 使能。
6	PW2EN	R/W	0	PW2 功能。 0: 禁止; 1: 使能。
5	PW1EN	R/W	0	PW1 功能。 0: 禁止; 1: 使能。
Else				请参考其它章节。

**PW1YH/PW1YL 寄存器 (PW1YH: 0xAD, PW1YL: 0xAC)**

Bit	Field	Type	Initial	说明
7..0	PW1YH/L	R/W	0x00	16 位 PWM1 周期控制位。

**PW2YH/PW2YL 寄存器 (PW2YH: 0xA3, PW2YL: 0xA2)**

Bit	Field	Type	Initial	说明
7..0	PW2YH/L	R/W	0x00	16 位 PWM2 周期控制位。

**PW3YH/PW3YL 寄存器 (PW3YH: 0xB3, PW3YL: 0xB2)**

Bit	Field	Type	Initial	说明
7..0	PW3YH/L	R/W	0x00	16 位 PWM3 周期控制位。

**PW1DH/PW1DL 寄存器 (PW1DH: 0xBC, PW1DL: 0xBB)**

Bit	Field	Type	Initial	说明
7..0	PW1DH/L	R/W	0x00	16 位 PWM1 占空比控制位。

**PW2DH/PW2DL 寄存器 (PW2DH: 0xA7, PW2DL: 0xA6)**

Bit	Field	Type	Initial	说明
7..0	PW2DH/L	R/W	0x00	16 位 PWM2 占空比控制位。

**PW3DH/PW3DL 寄存器 (PW3DH: 0x87, PW3DL: 0x86)**

Bit	Field	Type	Initial	说明
7..0	PW3DH/L	R/W	0x00	16 位 PWM3 占空比控制位。

**PW1BH/PW1BL 寄存器 (PW1BH: 0xAF, PW1BL: 0xAE)**

Bit	Field	Type	Initial	说明
7..0	PW1BH/L	R/W	0x00	16 位 PWM1 死区控制位。

**PW2BH/PW2BL 寄存器 (PW2BH: 0xA5, PW2BL: 0xA4)**

Bit	Field	Type	Initial	说明
7..0	PW2BH/L	R/W	0x00	16 位 PWM2 死区控制位。

**PW3BH/PW3BL 寄存器 (PW3BH: 0xB5, PW3BL: 0xB4)**

Bit	Field	Type	Initial	说明
7..0	PW3BH/L	R/W	0x00	16 位 PWM3 死区控制位。

**PW1AH/PW1AL 寄存器 (PW1AH: 0xAD, PW1AL: 0xAC)**

Bit	Field	Type	Initial	说明
7..0	PW1AH/L	R/W	0x00	16 位 PWM1 死区控制位。

**PW2AH/PW2AL 寄存器 (PW2AH: 0xA3, PW2AL: 0xA2)**

Bit	Field	Type	Initial	说明
7..0	PW2AH/L	R/W	0x00	16 位 PWM2 死区控制位。

**PW3AH/PW3AL 寄存器 (PW3AH: 0xB3, PW3AL: 0xB2)**

Bit	Field	Type	Initial	说明
7..0	PW3AH/L	R/W	0x00	16 位 PWM3 死区控制位。

**OPM 寄存器 (0x9B)**

Bit	Field	Type	Initial	说明
7	PW3CM1	R/W	0	PWM3 输出和 CMP1 触发同步控制位。 0: 禁止; 1: 使能。
6	PW3CM0	R/W	0	PWM3 输出和 CMP0 触发同步控制位。 0: 禁止; 1: 使能。
5	PW2CM1	R/W	0	PWM2 输出和 CMP1 触发同步控制位。 0: 禁止; 1: 使能。
4	PW2CM0	R/W	0	PWM2 输出和 CMP0 触发同步控制位。 0: 禁止; 1: 使能。
3	PW1CM1	R/W	0	PWM1 输出和 CMP1 触发同步控制位。 0: 禁止; 1: 使能。
2	PW1CM0	R/W	0	PWM1 输出和 CMP0 触发同步控制位。 0: 禁止; 1: 使能。
Else				请参考其它章节。

## 15.5 示例程序代码

下面的示例程序代码显示了在中断下如何执行 PW1/PW2/PW3。

```


1 #define PW1Inv0      (1 << 3)      //PWM10 output inverse
2 #define PW1Inv1      (1 << 4)      //PWM11 output inverse
3 #define PW1CMP0Tri   (1 << 2)      //PW1 output Control by Comparator 0 trigger
4 #define PW1CMP1Tri   (1 << 3)      //PW1 output Control by Comparator 1 trigger
5 #define PW1OnePu     (1 << 0)      //Enable PW1 pulse output function
6 #define PWM10En      (1 << 1)      //Enable PWM10 output function
7 #define PWM11En      (1 << 2)      //Enable PWM11 output function
8 #define PW1En        (1 << 5)      //Enable PWM1 output function
9
10 #define PW2Inv0      (1 << 3)      //PWM20 output inverse
11 #define PW2Inv1      (1 << 4)      //PWM21 output inverse
12 #define PW2CMP0Tri   (1 << 4)      //PW2 output Control by Comparator 0 trigger
13 #define PW2CMP1Tri   (1 << 5)      //PW2 output Control by Comparator 1 trigger
14 #define PW2OnePu     (1 << 0)      //Enable PW2 pulse output function
15 #define PWM20En      (1 << 1)      //Enable PWM20 output function
16 #define PWM21En      (1 << 2)      //Enable PWM21 output function
17 #define PW2En        (1 << 6)      //Enable PWM2 output function
18
19 #define PW3Inv0      (1 << 3)      //PWM30 output inverse
20 #define PW3Inv1      (1 << 4)      //PWM31 output inverse
21 #define PW3CMP0Tri   (1 << 6)      //PW3 output Control by Comparator 0 trigger
22 #define PW3CMP1Tri   (1 << 7)      //PW3 output Control by Comparator 1 trigger
23 #define PW3OnePu     (1 << 0)      //Enable PW3 pulse output function
24 #define PWM30En      (1 << 1)      //Enable PWM30 output function
25 #define PWM31En      (1 << 2)      //Enable PWM31 output function
26 #define PW3En        (1 << 7)      //Enable PWM3 output function
27
28 void InitPWM(void)
29 {
30     //PWM1_Initial
31     PW1YH = 0x80;
32     PW1YL = 0x00;
33     PW1DH = 0x40;
34     PW1DL = 0x00;
35     PW1BH = 0x60;
36     PW1BL = 0x00;
37     PW1A = 0x80;
38
39     //PWM1 clock = Fosc/32, PW10/11 channel enable
40     PW1M = 0x40 | PWM10En | PWM11En;
41
42     //PWM2_Initial
43     PW2YH = 0x00;
44     PW2YL = 0x80;
45     PW2DH = 0x00;
46     PW2DL = 0x40;
47     PW2BH = 0x00;
48     PW2BL = 0x60;
49     PW2A = 0x20;
50
51     //PWM2 clock = Fosc/128, PW20/21 channel enable with inverse
52     PW2M = 0x00 | PW2Inv0 | PW2Inv1 | PWM20En | PWM21En;
53
54     //PWM3_Initial
55     PW3YH = 0xF0;
56     PW3YL = 0xF0;
57     PW3DH = 0x80;
58     PW3DL = 0x80;

```

```
59     PW3BH = 0x40;
60     PW3BL = 0x40;
61     PW3A = 0xF0;
62
63 //PWM2 clock = Fosc/1, PW30/31 channel enable with inverse
64 PW3M = 0xE0 | PWM30En | PWM31En | PW3OnePu;
65
66 //PW1/PW2/PW3 enable
67 P10C |= PW3En | PW2En | PW1En;
68
69 // Enable PWM1 interrupt
70 IEN4 |= 0x80;
71
72 //Enable PWM2/PMW3 interrupt
73 IEN2 |= 0x06;
74
75 //Enable total interrupt
76 IEN0 |= 0x80;
77
78 P0 = 0x00;
79 P0M |= 0x07;
80 }
81
82 void PW1Interrupt(void) interrupt ISR_Pwm1 //0x83
83 { //PWM1F clear by software
84     if ((IEN4 & 0x08) == 0x08) {
85         IEN4 &= 0xF7; //Clear PWM1F
86         P00 = ~P00
87     }
88 }
89
90 void PW2Interrupt(void) interrupt ISR_Pwm2 //0x8B
91 { //PWM2F clear by software
92     if ((IRCON2 & 0x01) == 0x01) {
93         IRCON2 &= 0xFE; //Clear PWM2F
94         P01 = ~P01
95     }
96 }
97
98 void PW3Interrupt(void) interrupt ISR_Pwm3 //0x93
99 { //PWM3F clear by software
100    if ((IRCON2 & 0x02) == 0x02) {
101        IRCON2 &= 0xFD; //Clear PWM3F
102        P02 = ~P02
103    }
104 }
```

## 16 比较器

SN8F5708 内置 2 个比较器功能。当正极输入电压大于负极输入电压时，比较器输出高电平；当正极输入电压小于负极输入电压时，比较器输出低电平。比较器的正极输入电源为内部 2V/3V/4V 或者 CMnP，可以通过程序设置比较器的有效触发沿，可用于控制 PWM 的关闭和打开。在不同的应用下，比较器具有状态指示功能，中断功能和 IDLE 模式唤醒功能。



### 16.1 操作配置

比较器引脚与 GPIO 引脚共用，由 CMnEN 位控制。CMnEN=1 时，使能 CMnN/CMnP 引脚，连接到比较器负极。CMnOEN 控制比较器输出，连接到 GPIO 或不连接到 GPIO 引脚。CMnOEN=1 时，比较器输出端连接到 GPIO 引脚，并屏蔽 GPIO 功能。

内部参考电压包括 2V/3V/4V，由 CMnS[1:0]控制。比较器引脚的配置如下表所示：

比较器 No.	CMnEN	比较器负极 引脚	比较器正极引脚(CMnS[1:0])				比较器输出引脚(CMnOEN)	
			00	01	10	11	0	1
CMP0	CM0EN=0	所有引脚为 GPIO 模式，禁止比较器功能。						
	CM0EN=1	CM0N	2V	3V	4V	CM0P	GPIO	CM0O
CMP1	CM1EN=0	所有引脚为 GPIO 模式，禁止比较器功能。						
	CM1EN=1	CM1N	2V	3V	4V	CM1P	GPIO	CM1O

## 16.2 比较器输出功能

比较器输出信号就是其输出功功能源，比较器输出功能包括：

—CMnOUT 输出标志：比较器输出信号直接连接到 CMnOUT 标志，CMnOUT 位立即指示比较器的状态，程序从 CMnOUT 位读取比较器的状态。

—比较器外部引脚输出功能：比较器的输出状态可从 CMnO 引脚输出，由 CMnOEN 位控制。CMnOEN=0 时，比较器输出引脚为 GPIO 模式；CMnOEN=1 时，CMnO 引脚输出比较器的输出状态，请屏蔽 GPIO 功能。

—比较器边沿触发和中断功能：比较器内置中断功能，和可编程控制的边沿触发功能。CMnG[1:0]位控制比较器的触发沿方向。比较器边沿触发时，CMPnF 立即置为 1，必须通过程序来将 CMPnF 位清零。若 CMnEN=1，CMPnF=1 时，程序计数器指向中断向量，系统执行中断服务程序。当触发沿方向与中断触发条件相同时，系统会立即执行中断操作。

—比较器 IDLE 模式唤醒功能：比较器的唤醒功能只在 IDLE 模式下（需要使能中断）有效，在 STOP 模式下是无效的。若检测到边沿触发（比较器输出状态改变）时，系统会从 IDLE 模式下被唤醒。由于在中断触发条件下设置 CMPnF 为 1，因此使能中断时就执行中断程序。

## 16.3 PWM输出控制

比较器的结果可以用来控制 PWM 输出，用户可通过 CMPT 寄存器来选择合适的控制模式。下表是控制模式列表：

CMnT[1:0]	PWM 同步触发操作
00	CMP1 与 PWM 输出无关
01	CMP1F = 1 → PWM 停止
10	CM1P > CM1N (上升沿触发) → PWM 输出 CM1P < CM1N (下降沿触发) → PWM 停止
11	CM1P < CM1N (下降沿触发) → PWM 输出 CM1P > CM1N (上升沿触发) → PWM 停止

比较器可知 PWM 输出，取决于 PWnCM\*位的设置。详细说明请参考 PWM 章节 OPM 寄存器 bit 7 – 2: PW1CM0, PW1CM1, PW2CM0, PW2CM1, PW3CM0, PW3CM1。

## 16.4 比较器寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CMP0M	CM0EN	-	CM0S1	CM0S0	CM0OEN	CM0OUT	CM0G1	CM0G0
CMP1M	CM1EN	-	CM1S1	CM1S0	CM1OEN	CM1OUT	CM1G1	CM1G0
CMPT	-	-	-	-	CM1T1	CM1T0	CM0T1	CM0T0
P3CON	P3CON7	P3CON6	P3CON5	P3CON4	P3CON3	P3CON2	P3CON1	P3CON0
P2CON	P2CON7	P2CON6	P2CON5	P2CON4	-	-	-	-
IEN2	-	-	ECMP1	ECMP0	EADC	EPWM3	EPWM2	-
IRCON2	-	-	-	CMP1F	CMP0F	ADCF	PWM3F	PWM2F

### CMP0M 寄存器 (0x9C)

Bit	Field	Type	Initial	说明
7	CM0EN	R/W	0	比较器 CMP0 控制位。 0: 禁止, CM0P/CM0N 引脚为 GPIO 模式; 1: 使能, CM0P/CM0N 引脚为 CMP 输入引脚。
5..4	CM0S[1:0]	R/W	00	CMP0 正极输入电压控制位。 00: 2.0V; 01: 3.0V; 10: 4.0V; 11: CM0P。
3	CM0OEN	R/W	0	比较器 CMP0 输出引脚控制位。 0: 禁止; CM0O 为 GPIO 模式; 1: 使能, CM0O 为比较器输出引脚, 屏蔽 GPIO 功能。
2	CM0OUT	R/W	0	比较器 CMP0 输出标志位。 0: CM0P 电压小于 CM0N 电压; 1: CM0P 电压大于 CM0N 电压。
1..0	CM0G[1:0]	R/W	00	比较器中断触发沿控制位。 00: 保留; 01: 上升沿触发, CM0P > CM0N; 10: 下降沿触发, CM0P < CM0N; 11: 上升下降沿触发。

**CMP1M 寄存器 (0x9D)**

Bit	Field	Type	Initial	说明
7	CM1EN	R/W	0	比较器 CMP1 控制位。 0: 禁止, CM1P/CM1N 引脚为 GPIO 模式; 1: 使能, CM1P/CM1N 引脚为 CMP 输入引脚。
5..4	CM1S[1:0]	R/W	00	CMP1 正极输入电压控制位。 00: 2.0V; 01: 3.0V; 10: 4.0V; 11: CM1P。
3	CM1OEN	R/W	0	比较器 CMP1 输出引脚控制位。 0: 禁止; CM1O 为 GPIO 模式; 1: 使能, CM1O 为比较器输出引脚, 屏蔽 GPIO 功能。
2	CM1OUT	R/W	0	比较器 CMP1 输出标志位。 0: CM1P 电压小于 CM1N 电压; 1: CM1P 电压大于 CM1N 电压。
1..0	CM1G[1:0]	R/W	00	比较器中断触发沿控制位。 00: 保留; 01: 上升沿触发, CM1P > CM1N; 10: 下降沿触发, CM1P < CM1N; 11: 上升下降沿触发 (电平变换触发)。

**CMP 寄存器 (0xCE)**

Bit	Field	Type	Initial	说明
3..2	CM1T[1:0]	R/W	00	CMP1 带 PWM 触发选择位。 00: CMP1 with PWM output is not related. 01: CMP1F = 1 → PWM 停止; 10: CM1P > CM1N → PWM 输出; CM1P < CM1N → PWM 停止; 11: CM1P < CM1N → PWM 输出; CM1P > CM1N → PWM 停止。
1..0	CM0T[1:0]	R/W	00	CMP0 带 PWM 触发选择位。 00: CMP0 with PWM output is not related. 01: CMP0F = 1 → PWM 停止; 10: CM0P > CM0N → PWM 输出; CM0P < CM0N → PWM 停止; 11: CM0P < CM0N → PWM 输出; CM0P > CM0N → PWM 停止。

**P3CON 寄存器 (0x9F)**

Bit	Field	Type	Initial	说明
7..6	P3CON[7:6]	R/W	0x00	P3 配置控制位*。 0: P3 为模拟输入引脚 (CMP 输入引脚) 或数字 GPIO 引脚。 1: P3 为单纯的模拟输入引脚, 不能作为数字 GPIO 引脚。
5..0				请参考其它章节。

\* P3CON [7:0]可以配置相关的 P3 引脚为单纯的模拟输入引脚以避免漏电流的发生。

**P2CON 寄存器 (0x9E)**

Bit	Field	Type	Initial	说明
7..4	P2CON[7:4]	R/W	0x0	P2 配置控制位*。 0: P2 为模拟输入引脚 (CMP 输入引脚) 或数字 GPIO 引脚。 1: P2 为单纯的模拟输入引脚, 不能作为数字 GPIO 引脚。

\* P2CON [7:0]可以配置相关的 P2 引脚为单纯的模拟输入引脚以避免漏电流的发生。

**IEN2 寄存器 (0x9A)**

Bit	Field	Type	Initial	说明
5	ECMP1	R/W	0	比较器 CMP1 中断控制位。 0: 禁止 CMP1 中断; 1: 使能 CMP1 中断。
4	ECMPO	R/W	0	比较器 CMP0 中断控制位。 0: 禁止 CMP0 中断; 1: 使能 CMP0 中断。
Else				请参考其它章节。

**IRCON2 寄存器 (0xBF)**

Bit	Field	Type	Initial	说明
4	CMP1F	R/W	0	比较器 CMP1 中断请求标志位。 0: 无 CMP1 中断请求; 1: CMP1 请求中断。
3	CMP0F	R/W	0	比较器 CMP0 中断请求标志位。 0: 无 CMP0 中断请求; 1: CMP0 请求中断。
Else				请参考其它章节。

## 16.5 示例程序代码


下面的示例程序代码显示了如何执行带中断的 CMP0。

```

1 #define LevelChange (3 << 0) // CM0P > CM0N or CM0P < CM0N
2 #define CM0NGreCM0P (2 << 0) // CM0P < CM0N
3 #define CM0PGreCM0N (1 << 0) // CM0P > CM0N
4 #define CMP0OEN (1 << 3) // CMP0 output pin enable
5 #define CMP0Vin2V (0 << 4) // CMP0 positive Vin connect 2.0V
6 #define CMP0Vin3V (1 << 4) // CMP0 positive Vin connect 3.0V
7 #define CMP0Vin4V (2 << 4) // CMP0 positive Vin connect 4.0V
8 #define CMP0VINP (3 << 4) // CMP0 positive Vin connect CM0P
9 #define CMP0EN (1 << 7) //enable CMP0
10#define ECMP0 (1 << 4) //enable CMP0 interrupt
11
12 void CMP0Init(void)
13 {
14     P1 = 0x00;
15     P1M = 0x80;
16
17     // set CMP0 pins' mode at pure analog pin
18     P3CON |= 0xC0;      //P36/P37
19     P2CON |= 0x80;      //P27
20
21     // configure CMP0 positive Vin and interrupt trigger.
22     // enable CMP0 and output pin
23     CMP0M = CMP0EN | CMP0Vin4V | CMP0OEN | CM0PGreCM0N;
24
25     // enable CMP0 interrupt
26     IEN0 |= 0x80;      //enable global interrupt
27     IEN2 |= ECMP0;
28 }
29
30 void CMP0Interrupt(void) interrupt ISR_Cmp0
31 {
32     if ((IRCON2 & 0x08) == 0x08)
33     {
34         P17 = ~P17;
35         IRCON2 &= 0xF7;    //Clear CMP0F
36     }
37 }
```

## 17 OPA

SN8F5708 内置 2 个可操作的放大器 (OP0 和 OP1)。OP-Amp 的电源范围为 VSS-VDD，OP-Amp 的输入信号和输出电压都在该电压范围内。OP-Amp 的输出引脚可编程控制，与 ADC 输入通道连接，用于电压测量。



### 17.1 操作配置

OP-AMP 引脚与 GPIO 引脚共用，由 OP0EN/OP1EN 位控制。OPEN=0 时，OP AMP 引脚为 GPIO 引脚；OPEN=1 时，GPIO 引脚切换为 OP-AMP 引脚并屏蔽 GPIO 功能。OP-AMP 引脚的选择列表如下所示：

OP-AMP N0.	OPnEN	OP 正极引脚	OP 负极引脚	OP 输出引脚
OP0	OP0EN = 0	所有引脚都为 GPIO 模式。		
	OP0EN = 1	OP0P (Vin+)	OP0N (Vin-)	OP0O (Vout)
OP1	OP1EN = 0	所有引脚都为 GPIO 模式。		
	OP1EN = 1	OP0P (Vin+)	OP0N (Vin-)	OP0O (Vout)

OP0/OP1 输出引脚也连接到 ADC 内部 AIN12 和 AIN13 通道=> CHS[4:0]。详见 ADC 章节内容。

## 17.2 OPA寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OPM	PW3CM1	PW3CM0	PW2CM1	PW2CM0	PW1CM1	PW1CM0	OP1EN	OP0EN
P3CON	P3CON7	P3CON6	P3CON5	P3CON4	P3CON3	P3CON2	P3CON1	P3CON0

### OPM 寄存器 (0x9B)

Bit	Field	Type	Initial	说明
7..2				请参考其它章节。
1	OP1EN	R/W	0	OP-Amp 1 使能位。 0: 禁止 OP-Amp 1, OP1O/OP1P/OP1N 引脚为 GPIO 模式。 1: 使能 OP-Amp 1, OP1O/OP1P/OP1N 为 OP-Amp 1 输入输出引脚。
0	OP0EN	R/W	0	OP-Amp0 使能位。 0: 禁止 OP-Amp0, OP0O/OP0P/OP0N 引脚为 GPIO 模式。 1: 使能 OP-Amp 0, OP0O/OP0P/OP0N 为 OP-Amp 0 输入输出引脚。

### P3CON 寄存器 (0x9F)

Bit	Field	Type	Initial	说明
7..6				请参考其它章节。
5..0	P3CON[5:0]	R/W	0x00	P3 配置控制位*。 0: P3 为模拟输入引脚 (OP 输入引脚) 或数字 GPIO 引脚; 1: P3 为单纯的模拟输入引脚, 不能作为数字 GPIO 引脚。

\* P3CON [7:0]可以配置相关的 P3 引脚为单纯的模拟输入引脚以避免漏电流的发生。

## 17.3 示例程序代码


下面的示例程序代码显示了如何执行 OP0。

```

1 #define OP0EN      (1 << 0)
2 #define OP1EN      (2 << 0)
3
4 void OP0En(void)
5 {
6     // set OP0 pins' mode at pure analog pin
7     P3CON = 0x07;
8
9     // enable OP0
10    OPM |= OP0EN;
11 }
```

## 18 ADC

模拟数字转换（ADC）是一个 SAR 结构，内置 12 个输入通道（AIN0~AIN11），高达 4096 阶的分辨率，能将一个模拟信号转换成相应的 12 位数字信号。ADC 内置的 12 个模拟通道可以测量 12 种不同的模拟信号源，ADC 的分辨率为 12 位。ADC 共有 4 种时钟 rate 来决定 ADC 的转换速率。ADC 参考高电压包括 5 种：4 种内部参考源（Vdd、4V、3V 和 2V）和外部参考源（由 AVREFH 引脚提供）。ADC 参考低电压包括 2 种，由 VREFH 寄存器控制：内部 VSS，以及由 AVREFL 引脚提供的外部参考电压。ADC 内置 P2CON/P3CON/P4CON/P5CON 寄存器来设置模拟输入引脚。设置好 ADENB 和 ADS 位后，ADC 开始转换。除 ADS 位可以开始转换模拟信号外，PW1EN/PW2EN/PW3EN 也可以转换模拟信号。ADC 可在 IDLE 模式下工作，ADC 结束后，若使能中断，则将系统从绿色模式下唤醒进入普通模式。



## 18.1 操作配置

ADC 开始转换前必须先设置好下列配置，具体如下：

- 选择和使能 ADC 输入通道（由 CHS[4:0]位和 GCHS 位设置）；
- 将 ADC 输入通道设置为输入模式（由 PnM 寄存器设置）；
- 必须禁止 ADC 输入通道的内部上拉电阻（由 PnUR 寄存器设置）；
- 必须将 ADC 模拟输入通道的控制位设置为 1（由 PnCON 寄存器设置）；
- 若系统要执行电容式传感功能，必须将 TCHEN 位设置为 1；
- 选择 ADC 高参考电压和低参考电压（由 VREFH 寄存器设置）；
- 选择 ADC 时钟频率（由 ADCKS[1:0]位设置）；
- 设置 ADENB 位后，ADC 准备开始转换。

### 18.1.1 开始转换

由 ADENB 位使能 ADC 功能时，要保证由程序启动 ADC。除 ADS 位可以开始转换模拟信号外，PW1EN/PW2EN/PW3EN 也可以转换模拟信号。下列情形可使转换初始化：

- 写入 1 到 ADM 寄存器的 ADS 位；
- ADPWS 位为 1 时使能 PWM1；
- ADPWS 位为 1 时使能 PWM2；
- ADPWS 位为 1 时使能 PWM3。

设置 ADENB 和 ADS 位后，ADC 开始转换。转换结束后，ADS 清零，ADC 电路将 EOC 和 ADCIRQ 置 1，并将转换结果存入 ADB 和 ADR 寄存器中。若使能 ADC 中断（EADC=1），ADC 请求中断，ADC 完成后，ADCF=1 时执行中断服务程序。中断时必须由程序将 ADCF 清零。

注意，ADPWS=1 时，若使能 PWM 作为转换源，则 ADC 继续转换直至禁止 PWM。

## 18.2 ADC输入通道

SN8F5708 的 ADC 内置 12 个输入通道(AIN0~AIN11)，用于测量 12 种不同的模拟信号源，由 CHS[4:0]和 GCHS 位控制。AIN12, AIN13 通道为 OP1 和 OP2-Amp 输出端；AIN14 则是 2V/3V/4V 的输入通道。外部没有输入引脚，ADC 参考电压必须为内部 VDD 或外部电压，不能是内部 2V/3V/4V。在电池应用中，AIN14 可作为很好的电池检测器。选择 AIN14 通道时，其输入信号为内部的 2V/3V/4V，通过 VHS[1:0]设置。ADC 的参考电压必须是 VDD 或外部电压，而不是内部 2V/3V/4V。选择一个合适的 AVREFH 值和比较值，系统可内置一个高性能、廉价的电池检测器。TCHEN=1 时，CT0 – CT23 通道用于电容式传感功能。

ADC 输入通道

TCHEN	CHS[4:0]	Channel	Pin name	备注
0	00000	AIN0	P4.0	
0	00001	AIN1	P4.1	
0	00010	AIN2	P4.2	
0	00011	AIN3	P4.3	
0	00100	AIN4	P4.4	
0	00101	AIN5	P4.5	
0	00110	AIN6	P4.6	
0	00111	AIN7	P4.7	
0	01000	AIN8	P5.0	
0	01001	AIN9	P5.1	
0	01010	AIN10	P5.2	
0	01011	AIN11	P5.3	
0	01100 – 10111	-	-	保留
1	00000 – 10111	CT0 – CT23	P2[7:4], P3[7:0], P4[7:0], P5[3:0]	电容式传感通道
X	11000	AIN12	OP1	OP1-AMP 输出端
X	11001	AIN13	OP2	OP2-AMP 输出端
X	11010	AIN14	Internal 2V or 3V or 4V	电池检测器通道
X	11011 – 11111	-	-	不连接

### 18.2.1 引脚配置

ADC 输入通道引脚与 P2, P3, P4 和 P5 GPIO 引脚共用，由 CHS[4:0]选择控制。在同一时间，只能设置 P2、P3、P4 和 P5 其中的一个引脚为 ADC 输入通道引脚，P2、P3、P4 和 P5 的其它引脚必须设置为输入引脚，禁止上拉电阻，并先要由程序使能 P2CON/P3CON/P4CON/P5CON。通过 CHS[4:0]选择 ADC 输入通道后，GCHS 位设置为 1，使能 ADC。

ADC 输入引脚与 GPIO 引脚共用，当输入一个模拟信号到 CMOS 结构端口时，尤其当模拟信号为 1/2 VDD 时，可能产生额外的漏电流。当 P2, P3, P4 和 P5 输入多个模拟信号时，也会产生额外的漏电流。睡眠模式下，上述漏电流会严重影响到系统的整体功耗。将 PnCON 置 1，其对应的引脚将被设为纯模拟信号输入引脚，从而避免上述漏电流的产生。

注意：ADC 引脚为 GPIO 引脚时，P2CON /P3CON/P4CON /P5CON 必须置 0，否则 GPIO 引脚的信号会被隔离。

## 18.3 参考电压

ADC 内置 5 种高参考电压，由 VREFH 寄存器控制：包括 1 个外部参考电压和 4 个内部参考源（VDD、4V、3V、2V）。EVHENB = 1 时，ADC 参考电压由外部参考源提供（AVREFH/P5.4），此时必须设置 P5.4 为输入模式并禁止上拉电阻。ADC 的低参考电压也包括 2 种，由 EVLENB 位控制，分别为：内部 VSS（VELENB=0），以及 AVRFHL/P5.5 提供的外部参考电压（EVLENB=1）。当 P5.5 提供外部参考电压到 ADC 时，必须将 P5.5 设置为输入模式，并禁止上拉电阻。

EVHENB = 0 时，ADC 参考电压由内部参考源提供，并由 VHS[1:0]选择控制。VHS[1:0] = 11 时，ADC 参考源选择 VDD；VHS[1:0] = 10 时，ADC 参考源选择 4V；VHS[1:0] = 01 时，ADC 参考源选择 3V；VHS[1:0] = 00 时，ADC 参考源选择 2V。外部参考源的限制条件为，最高为 VDD，最低为内部最低电平，否则默认为 VDD。若选择 AIN14 为 2V/3V/4V 的输入通道，而不从外部输入，这样 ADC 的高参考电压必须是内部 VDD 或者外部参考电源，不是内部 2V/3V/4V。

### 18.3.1 信号格式

ADC 采样电压范围为参考电压高/低电平之间。ADC 参考低电压为 VSS 和外部参考电压（由 P5.5/AVREFL 提供），由 EVLENB 位控制。高电压包括 VDD/4V/3V/2V 和外部参考电压（由 P5.4/AVREFH 引脚提供），由 EVHENB 控制。ADC 参考电压的范围为：(ADC 参考高电压-ADC 参考低电压)  $\geq 2V$ 。ADC 参考高低压范围为 AVREFL+2V~VDD，外部参考高电压也要在此范围内；ADC 参考低电压范围为 VSS~AVREFH-2V，外部参考电压需在此范围之内。

- ADC 内部参考低电压=0V。(EVHENB = 0)
- ADC 外部参考低电压=VSS~AVREFH-2V。(EVHENB = 1)
- ADC 内部参考高低压=VDD/4V/3V/2V。(EVHENB = 0)
- ADC 外部参考高电压=AVREFL+2V~VDD。(EVHENB = 1)

ADC 采样输入信号电压必须在 ADC 参考低电压和 ADC 参考高电压之间，若 ADC 输入信号的电压不在此范围内，则 ADC 的转换结果会出错（满量程或者为 0）。

- ADC 参考低电压  $\leq$  ADC 采样输入信号电压  $\leq$  ADC 参考高电压

## 18.4 转换时间

ADC 转换时间是指从 ADS=1 (开始 ADC) 到 EOC=1 (ADC 结束) 所用的时间，由 ADC 时钟频率控制，12 位 ADC 的转换时间为  $1 / (\text{ADC 时钟}/4) * 16 \text{ S}$ 。ADC 的时钟源为 Fosc，包括 Fosc/1, Fosc/2, Fosc/8, Fosc/16，由 ADCKS[1:0] 位控制。

ADC 的转换时间会影响 ADC 的性能，如果输入高频率的模拟信号，必须要选择一个高频率的 ADC 转换时钟。如果 ADC 的转换时间比模拟信号的转换频率慢，则 ADC 的结果出错。故选择合适的 ADC 时钟频率和 ADC 分辨率才能得到合适的 ADC 转换频率。

$$\text{12 位 ADC 转换时间} = \frac{16}{\text{ADC 时钟 rate}/4}$$

### ADC 转换时间

ADCKS[1:0]	ADC 时钟 rate	fosc = 16MHz		fosc = 32MHz	
		转换时间	转换 rate	转换时间	转换 rate
00	fosc/16	$1/(16\text{MHz}/16/4)*16 = 64\text{us}$	15.625kHz	$1/(32\text{MHz}/16/4)*16 = 32\text{us}$	31.25kHz
01	fosc/8	$1/(16\text{MHz}/8/4)*16 = 32\text{us}$	31.25kHz	$1/(32\text{MHz}/8/4)*16 = 16\text{us}$	62.5kHz
10	fosc	$1/(16\text{MHz}/4)*16 = 4\text{us}$	250kHz	$1/(32\text{MHz}/4)*16 = 2\text{us}$	500kHz
11	fosc/2	$1/(16\text{MHz}/2/4)*16 = 8\text{us}$	125kHz	$1/(32\text{MHz}/2/4)*16 = 4\text{us}$	250kHz

## 18.5 数据缓存器

ADC 数据缓存器共 12 位，用来存储 AD 转换结果，8 位只读寄存器 ADB 存放结果的高字节 (bit4~bit11)，ADR (ADR[3:0]) 存放低字节 (bit0~bit3)。ADC 数据缓存器是只读寄存器，系统复位后处于未知状态。

### AIN 输入电压 vs. ADB 输出数据

AIN n	ADB1 1	ADB1 0	ADB 9	ADB 8	ADB 7	ADB 6	ADB 5	ADB 4	ADB 3	ADB 2	ADB 1	ADB 0
0/4096*VREFH	0	0	0	0	0	0	0	0	0	0	0	0
1/4096*VREFH	0	0	0	0	0	0	0	0	0	0	0	1
.	.	.	.	.	.	.	.	.	.	.	.	.
.	.	.	.	.	.	.	.	.	.	.	.	.
.	.	.	.	.	.	.	.	.	.	.	.	.
4094/4096*VREFH	1	1	1	1	1	1	1	1	1	1	1	0
4095/4096*VREFH	1	1	1	1	1	1	1	1	1	1	1	1

## 18.6 ADC 寄存器

### ADC 寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ADM	ADENB	ADS	EOC	CHS4	CHS3	CHS2	CHS1	CHS0
ADB	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4
ADR	TCHEN	GCHS	ADCKS1	ADCKS0	ADB3	ADB2	ADB1	ADB0
VREFH	EVHENB	EVLENB	-	ADPWS	-	VHS2	VHS1	VHS0
P5CON	-	-	P5CON5	P5CON4	P5CON3	P5CON2	P5CON1	P5CON0
P4CON	P4CON7	P4CON6	P4CON5	P4CON4	P4CON3	P4CON2	P4CON1	P4CON0
P3CON	P3CON7	P3CON6	P3CON5	P3CON4	P3CON3	P3CON2	P3CON1	P3CON0
P2CON	P2CON7	P2CON6	P2CON5	P2CON4	-	-	-	-
IEN2	-	-	ECMP1	ECMP0	EADC	EPWM3	EPWM2	-
IRCON2	-	-	-	CMP1F	CMP0F	ADCF	PWM3F	PWM2F

### ADM 寄存器 (0xD2)

Bit	Field	Type	Initial	说明
7	ADENB	R/W	0	ADC 控制位, STOP 模式下, 禁止 ADC 以省电。 0: 禁止; 1: 使能。
6	ADS	R/W	0	ADC 转换控制位。 写 1: 开始 AD 转换 (转换结束后自动清零)。
5	EOC	R/W	0	ADC 状态位。 0: AD 转换过程中; 1: AD 转换结束 (硬件自动设置为 1, 固件手动清零)。
4..0	CHS[4:0]	R/W	0x00	ADC 输入通道选择位。 00000: CT0/AIN0; 00001: CT1/AIN1; 00010: CT2/AIN2; 00011: CT3/AIN3; 00100: CT4/AIN4; 00101: CT5/AIN5; 00110: CT6/AIN6; 00111: CT7/AIN7; 01000: CT8/AIN8; 01001: CT9/AIN9; 01010: CT10/AIN10; 01011: CT11/AIN11; 01100: CT12; 01101: CT13; 01110: CT14; 01111: CT15; 10000: CT16; 10001: CT17; 10010: CT18; 10011: CT19; 10100: CT20; 10101: CT21; 10110: CT22; 10111: CT23; 11000: AIN12 <sup>(1)</sup> ; 11001: AIN13 <sup>(2)</sup> ; 11010: AIN14 <sup>(3)</sup> ; others: 保留;

<sup>(1)</sup>(1) AIN12 通道为 OP1-Amp 的输出端。

<sup>(2)</sup>(2) AIN13 通道为 OP2-Amp 的输出端。

<sup>(3)</sup>(3) AIN14 为内部 2V/3V/4V 输入通道, 没有外部信号输入, ADC 参考电压必须为内部 VDD 或外部电压, 不能是内部 2V/3V/4V。

### ADB 寄存器 (0xD3)

Bit	Field	Type	Initial	说明
7..0	ADB[11:4]	R	-	12 位 AD 转换结果的高字节*。

\* ADC 数据缓存器的长度为 12 位, 用于存储 AD 转换结果, 其高字节存入 ADB 寄存器, 低字节存入 ADR[3:0]位。

**ADR 寄存器 (0xD4)**

Bit	Field	Type	Initial	说明
7	TCHEN	R/W	0	电容式传感功能控制位。 0: 禁止; 1: 使能, 保留 CA1/CA2 用于电容式传感功能。
6	GCHS	R/W	0	ADC 全局通道控制位。 0: 禁止; 1: 使能。
5..4	ADCKS[1:0]	R/W	00	ADC 时钟源选择位。 00 = Fosc/16; 01 = Fosc/8; 10 = Fosc/1; 11 = Fosc/2。
3..0	ADB[3:0]	R	-	12 位 AD 转换结果的低字节*。

\* ADC 数据缓存器的长度为 12 位, 用于存储 AD 转换结果, 其高字节存入 ADB 寄存器, 低字节存入 ADR[3:0]位。

**VREFH 寄存器 (0xD5)**

Bit	Field	Type	Initial	说明
7	EVHENB	R/W	0	ADC 内部参考高电压控制位。 0: 使能 ADC 内部 VREFH 功能, AVREFH/P5.4 为 GPIO 引脚。 1: 禁止 ADC 内部 VREFH 功能, AVREFH/P5.4 为外部 AVREFH <sup>(1)</sup> 输入引脚。
6	EVLENB	R/W	0	ADC 内部参考低电压控制位。 0: 使能 ADC 内部 VREFL 功能, AVREFL/P5.5 为 GPIO 引脚。 1: 禁止 ADC 内部 VREFL 功能, AVREFL/P5.5 为外部 AVREFL <sup>(2)</sup> 输入引脚。
4	ADPWS	R/W	0	PWM 触发 ADC 开始控制位。 0: 禁止 PWM 触发 ADC 开始; 1: 使能 PWM 触发 ADC 开始。
2	VHS[2]	R/W	0	ADC 内部参考高低压选择位 (AIN14 为内部 2V/3V/4V 输入通道)。 0: 由VHS[1:0] <sup>(3)</sup> 选择内部VREFH功能; 1: ADC 内部 VREFH 功能为内部 VDD。
1..0	VHS[1:0]	R/W	00	ADC 内部参考高低压选择位。 00: 2.0V; 01: 3.0V; 10: 4.0V; 11: VDD。

<sup>(1)</sup>(1) AVREFH 的电压值必须在 VDD 到 AVREFL + 2.0V 范围内。

<sup>(2)</sup>(2) AVREFL 的电压值必须在 VSS 到 AVREFH - 2.0V 范围内。

<sup>(3)</sup>(3) AIN14 为内部 2V/3V/4V 输入通道, 没有外部信号输入, ADC 参考电压必须为内部 VDD 或外部电压, 不能是内部 2V/3V/4V。

**P5CON 寄存器 (0xD7)**

Bit	Field	Type	Initial	说明
5..0	P5CON[5:0]	R/W	0x00	P5 配置控制位*。 0: P5 可作为模拟输入引脚 (ADC 输入引脚) 或者数字 GPIO 引脚; 1: P5 只能作为模拟输入引脚。

\* P5CON [5:0]配置相关的 P5 引脚为纯模拟输入引脚以避免漏电流。

**P4CON 寄存器 (0xD6)**

Bit	Field	Type	Initial	说明
7..0	P4CON[7:0]	R/W	0x00	P4 配置控制位*。 0: P4 可作为模拟输入引脚 (ADC 输入引脚) 或者数字 GPIO 引脚; 1: P4 只能作为模拟输入引脚。

\* P4CON [7:0]配置相关的 P4 引脚为纯模拟输入引脚以避免漏电流。

**P3CON 寄存器 (0x9F)**

Bit	Field	Type	Initial	说明
7..0	P3CON[7:0]	R/W	0x00	P3 配置控制位*。 0: P3 可作为模拟输入引脚 (ADC 输入引脚) 或者数字 GPIO 引脚; 1: P3 只能作为模拟输入引脚。

\* P3CON [7:0]配置相关的 P3 引脚为纯模拟输入引脚以避免漏电流。

**P2CON 寄存器 (0x9E)**

Bit	Field	Type	Initial	说明
7..4	P2CON[7:4]	R/W	0x0	P2 配置控制位*。 0: P2 可作为模拟输入引脚 (ADC 输入引脚) 或者数字 GPIO 引脚; 1: P2 只能作为模拟输入引脚。

\* P2CON [7:0]配置相关的 P2 引脚为纯模拟输入引脚以避免漏电流。

**IEN2 寄存器 (0x9A)**

Bit	Field	Type	Initial	说明
3	EADC	R/W	0	ADC 中断控制位。 0: 禁止; 1: 使能。
Else				请参考其它章节。

**IRCON2 寄存器 (0xBF)**

Bit	Field	Type	Initial	说明
2	ADCF	R/W	0	ADC 中断请求标志位。 0 = 无 ADC 中断请求; 1 = ADC 请求中断。
Else				请参考其它章节。

## 18.7 示例程序代码

下面的示例程序代码显示了如何设置 AD 采集 AIN5 通道信号，同时有打开中断功能。

```

1 #define ADCAIN14_VDD    (3 << 0) //AIN14 = VDD
2 #define ADCAIN14_4V     (2 << 0) //AIN14 = 4.0V
3 #define ADCAIN14_3V     (1 << 0) //AIN14 = 3.0V
4 #define ADCAIN14_2V     (0 << 0) //AIN14 = 2.0V
5 #define ADCInRefVDD    (1 << 2) //internal reference from VDD
6 #define ADCExLowRef    (1 << 6) //low reference from AVREFL/P5.5
7 #define ADCExHighRef   (1 << 7) //high reference from AVREFH/P5.4
8 #define ADCSpeedDiv16   (0 << 4) //ADC clock = fosc/16
9 #define ADCSpeedDiv8    (1 << 4) //ADC clock = fosc/8
10 #define ADCSpeedDiv1    (2 << 4) //ADC clock = fosc/1
11 #define ADCSpeedDiv2(3 << 4) //ADC clock = fosc/2
12 #define ADCChannelEn(1 << 6) //enable ADC channel
13 #define SelAIN5 (5 << 0) //select ADC channel 5
14 #define ADCStart(1 << 6) //start ADC conversion
15 #define ADCEn          (1 << 7) //enable ADC
16 #define EADC           (1 << 3)//enable ADC interrupt
17 #define ClearEOC       0xDF;
18
19 unsigned int ADCBuffer; // data buffer
20
21 void ADCInit(void)
22 {
23     P1 = 0x00;
24     P1M = 0x80;
25     // set AIN5 pin's mode at pure analog pin
26     P4CON |= 0x20; //AIN5/P45
27     P4M &= 0xDF; //input mode
28     P4UR &= 0xDF; //disable pull-high
29     // configure ADC channel and enable ADC.
30     ADM= ADCEN | SelAIN5;
31     // enable channel and select conversion speed
32     ADR= ADCChannelEn | ADCSpeedDiv1;
33     // configure reference voltage
34     VREFH = ADCExLowRef | ADCInRefVDD;
35     // set external low reference pin's mode at pure analog pin
36     P5CON |= 0x20; //AVREFL/P55
37     P5M&= 0xDF; //input mode
38     P5UR&= 0xDF; //disable pull-high
39     // enable ADC interrupt
40     IENO |= 0x80; //enable global interrupt
41     IEN2 |= EADC;
42
43     // start ADC conversion
44     ADM |= ADCStart;
45 }
46 void ADCInterrupt(void) interrupt ISRAdc
47 {
48     if ((IRCON2 &0x04) == 0x04)
49     {
50         P17= ~P17;
51         IRCON2 &= 0xFB; //Clear ADCF
52         ADCBuffer = (ADB << 4) + (ADR &0x0F);
53         ADM&= ClearEOC;
54         ADM|= ADCStart;
55     }
56 }
```

## 19 UART

UART (通用同步异步收发器) 提供 1MHz 灵活的全双工传输模式。UART 共有 4 种操作模式：一种同步，3 种异步的。同步模式发送 8 位数据，没有起始/停止位；其它模式则分别支持 8 位和 9 位数据的发送，包含起始/停止位。

### 19.1 UART模式 0：同步 8 位收发器

模式 0 下，UART 发送/接收 8 位长度的数据，没有起始/停止位。总线的首位为最低有效位 **LSB**，波特率固定为  $F_{cpu}/12$ 。通过设置 **REN0** 位为 1 和将 **R10** 位清零开始接收；而通过写入数据到 **S0BUF** 开始发送。

### 19.2 UART模式 1：异步 8 位收发器

模式 1 下，UART 操作为典型的格式协议：包括起始位，8 位数据位和停止位。波特率由 **S0RELH/SORELL** 寄存器，或取决于 **BD** 寄存器的 **T1** 的溢出周期控制。

通过写入数据到 **S0BUF** 寄存器开始发送，发送的首位是起始位(始终为 0)，然后是 **S0BUF** 的数据(首先 **LSB**)，发送完停止位(始终为 1)后，有通知/中断时自动将 **T10** 位设置为 1。

若使能接收功能 (**REN0=1**)，把数据位的第一位当作最低有效位 (**LSB**)，接收完成后，**S0BUR** 会进行更新。



### 19.3 UART模式 2/3：异步 9 位收发器

模式 2 和模式 3 都包含起始位、9 位数据位和停止位。模式 2 的波特率只有 2 个选项： $F_{cpu}/32$  和  $F_{cpu}/64$ ；而模式 3 的波特率可通过 **SORELH/SOTRLL** 寄存器或 **T1** 的溢出周期来控制。

第 9 位数据位(在 **S0BUF** 寄存器的最高位传输完毕之后传输)可通过写入 **TB80** 寄存器来传送，接收后在 **RB80** 中进行读取。也可以一直设置第 9bit 数据为 1，表示每次发送 2 个 STOP 信号，也可以将第 9bit 数据作为奇偶校验位。

第 9bit 数据也经常被使用来自定义为一对多的通信协议，当 **SM20** 寄存器设置为 1 时，仅仅收到的第 9bit 数据为 1 时，才会产生接收中断。利用这个功能就可以实现一主多从的通信协议。所有的从机都设置 **SM20** 为 1，主机端先发送需要通信的从机地址，同时设置第 9bit 为 1，这样所有的从机都会产生接收中断。从机判断接收到的地址是否为发给自己的。如果地址匹配，则对应的从机就将 **SM20** 清 0，地址不匹配的从机，保持 **SM20** 为 1。同时主机再发送后续的数据时，同时将第 9bit 数据设置为 0 再发出，那么其他从机就不会再产生接收中断。



## 19.4 波特率控制

UART 模式 0 的波特率是固定的，为  $F_{cpu}/12$ ；模式 2 有 2 个波特率选项，由 SMOCD 寄存器选择控制，其选项分别为  $FCPU/32$  ( $SMOD=0$ ) 和  $F_{cpu}/64$  ( $SMOD=1$ )。

UART 模式 1 和模式 3 的波特率由 S0RELH/SORELL 寄存器 ( $BD=1$ ) 或者 T1 溢出周期 ( $BD=0$ ) 产生。通过设置  $SMOD$  位可以将波特率增加 1 倍。

在模式 1 和模式 3 中若选择 S0RELH/SORELL ( $BD=1$ )，则波特率由下面公式产生：

$$\text{Baud Rate} = 2^{SMOD} \times \frac{f_{cpu}}{64 \times (1024 - S0REL)}$$

普通 UART 波特率的设置建议如下表设置 ( $F_{cpu}=32MHz$ )：

波特率	SMOD	S0RELH	SORELL	Accuracy
4800 Hz	0	0x03	0x98	-0.16 %
9600 Hz	0	0x03	0xCC	-0.16 %
19200 Hz	0	0x03	0xE6	-0.16 %
38400 Hz	0	0x03	0xF3	-0.16 %
56000 Hz	1	0x03	0xEE	0.79 %
57600 Hz	1	0x03	0xEF	-2.12 %
115200 Hz	1	0x03	0xF7	3.55 %
128 kHz	1	0x03	0xF8	2.34 %
250 kHz	1	0x03	0xFC	0 %
500 kHz	1	0x03	0xFE	0 %
1 MHz	1	0x03	0xFF	0 %

在模式 1 和模式 3 中若选择 T1 溢出周期 ( $BD=0$ )，则波特率由下面公式产生。T1 必须为 8 位自动重装模式，这样才能产生周期性的溢出信号。

$$\text{Baud Rate} = 2^{SMOD} \times \frac{f_{cpu}}{32 \times \text{Timer 1 period}}$$

建议设置 T1 溢出间隔时间 (T1 时钟=32M)，用于普通 UART 波特率 ( $F_{cpu}=32MHz$ )

波特率	SMOD	定时器间隔时间	TH1/TL1	Accuracy
4800 Hz	0	6.510us	0x30	0.16 %
9600 Hz	1	6.510us	0x30	0.16 %
19200 Hz	1	3.255us	0x98	0.16 %
38400 Hz	1	1.628us	0xCC	0.16 %
56000 Hz	1	1.116us	0xDC	-0.80 %
57600 Hz	1	1.085us	0xDD	-0.80 %
115200 Hz	1	0.543us	0xEF	2.08 %
128 kHz	1	0.488us	0xF0	-2.40 %
250 kHz	1	0.250us	0xF8	0 %
500 kHz	1	0.125us	0xFC	0 %
1 MHz	1	0.063us	0xFE	0 %

时钟源为 T1 溢出源时，系统时钟  $F_{cpu}$  最小设置值小于或等于定时器间隔时间值。

## 19.5 UART寄存器

### UART 寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
S0CON	SM0	SM1	SM20	REN0	TB80	RB80	TI0	RI0
S0CON2	BD	-	-	-	-	-	-	-
S0BUF	S0BUF7	S0BUF6	S0BUF5	S0BUF4	S0BUF3	S0BUF2	S0BUF1	S0BUF0
PCON	SMOD	-	-	-	P2SEL	GF0	STOP	IDLE
S0RELH	-	-	-	-	-	-	S0REL9	S0REL8
S0RELL	S0REL7	S0REL6	S0REL5	S0REL4	S0REL3	S0REL2	S0REL1	R0REL0
IEN0	EAL	-	ET2	ES0	ET1	EX1	ET0	EX0
P1OC	PW3EN	PW2EN	PW1EN	P06OC	P05OC	P13OC	P12OC	P11OC
P0M	P07M	P06M	P05M	P04M	P03M	P02M	P01M	P00M
P0	P07	P06	P05	P04	P03	P02	P01	P00

### S0CON 寄存器 (0x98)

Bit	Field	Type	Initial	说明
7..6	SM[0:1]	R/W	00	UART 模式选择位。 00: 模式 0; 01: 模式 1; 10: 模式 2; 11: 模式 3。
5	SM20	R/W	0	多重处理器通讯控制位 (模式 2、3)。 0: 禁止; 1: 使能。
4	REN0	R/W	0	UART 接收功能控制位。 0: 禁止; 1: 使能。
3	TB80	R/W	0	发送数据的第 9 位 (模式 2、3)。
2	RB80	R/W	0	接收数据的第 9 位。
1	TI0	R/W	0	发送 UART 的中断标志。
0	RI0	R/W	0	接收 UART 的中断标志。

### S0CON2 寄存器 (0xD8)

Bit	Field	Type	Initial	说明
7	BD	R/W	0	波特率产生器选择位 (模式 1、3)。 0: T1 溢出周期; 1: 由寄存器 S0RELH/S0RELL 控制。
6..0	Reserved	R	0x00	

### S0BUF 寄存器 (0x99)

Bit	Field	Type	Initial	说明
7..0	S0BUF	R/W	0x00	写入数据的操作触发 UART 通讯 (首先 LSB), 可在 package 结束时读取接收到的数据。

### PCON 寄存器 (0x87)

Bit	Field	Type	Initial	说明
7	SMOD	R/W	0	UART 波特率控制位 (UART 模式 0、2)。 0: Fcpu/64 1: Fcpu/32
6..0				请参考其它章节。

**IENO 寄存器 (0xA8)**

Bit	Field	Type	Initial	说明
7	EAL	R/W	0	使能中断, 请参考中断章节。
4	ES0	R/W	0	使能 UART 中断。
Else				请参考其它章节。

**P1OC 寄存器 (0xE4)**

Bit	Field	Type	Initial	说明
4	P06OC	R/W	0	0: 切换 P0.6 (URX) 为输入模式 (要求); 1: <del>切换 P0.6 (URX) 为开漏模式*</del>
3	P05OC	R/W	0	0: 切换 P0.5 (UTX) 为推拉模式; 1: 切换 P0.5 (UTX) 为开漏模式。
Else				请参考其它章节。

\*设置 P06OC 为高电平会导致 URX 不能接收数据。

**P0M 寄存器 (0xF9)**

Bit	Field	Type	Initial	说明
6	P06M	R/W	0	0: 设置 P0.6 (URX) 为输入模式 (要求); 1: <del>设置 P0.6 (URX) 为输出模式*</del>
5	P05M	R/W	0	0: <del>设置 P0.5 (UTX) 为输入模式*</del> 1: 设置 P0.5 (UTX) 为输出模式 (要求)。
Else				请参考其它章节。

\*URX 和 UTX 分别要求为输入模式和输出模式, 以对应的接收和发送数据。

**P0 寄存器 (0x80)**

Bit	Field	Type	Initial	说明
6	P06	R/W	0	随时读取该位以监控总线状态。
5	P05	R/W	0	0: <del>设置 P0.5 (UTX) 始终为低电平*</del> 1: P0.5 (UTX) 输出 UART 数据 (要求)。
Else				请参考其它章节。

\* 初始化 P05 时一定需要设置为高电平, 因为 P05 输出低电平会认为 UART 通信开始, 造成会发出一包错误的数据。

## 19.6 示例程序代码

下面的示例程序代码显示了在中断中如何执行 UART 模式 1。

```
1 #define SYSUartSM0      (0<< 6)
2 #define SYSUartSM1      (1 << 6)
3 #define SYSUartSM2      (2 << 6)
4 #define SYSUartSM3      (3 << 6)
5 #define SYSUartREN      (1 << 4)
6 #define SYSUartSMOD     (1 << 7)
7 #define SYSUartES0      (1 << 4)
8
9 void SYSUartInit(void)
10 {
11 // set UTX, URX pins' mode at here or at GPIO initialization
12 P05 = 1;
13 P0M = P0M | 0x20& ~0x40;
14
15 // configure UART mode between SM0 and SM3, enable URX
16 S0CON = SYSUartSM1 | SYSUartREN;
17
18 // configure UART baud rate
19 PCON = SYSUartSMODE1;
20 S0CON2 = SYSUartBD1;
21 SORELH = 0x03;
22 SORELL = 0xFE;
23
24 // enable UART interrupt
25 IEN0 |= SYSUartES0;
26
27 // send first UTX data
28 S0BUF = uartTxBuf;
29 }
30
31 void SYSUartInterrupt(void) interrupt ISRUART
32 {
33 if (TI0 == 1) {
34     S0BUF = uartTxBuf;
35     TI0 = 0;
36 } else if (RI0 == 1) {
37     uartRxBuf = S0BUF;
38     RI0 = 0;
39 }
40 }
```

## 20 SPI

串行外设接口 SPI 有 2 种操作模式：主控模式和从动模式。主机通过 SCK 引脚发送总线时钟信号；反之从机设备基于 SCK 引脚的时钟输入处理通讯。从动模式下由寄存器使能片选引脚（SSN）。

### 20.1 SPI主控模式

SPI 控制模式共有 7 种类型的时钟发生器，从  $F_{cpu}/2 \sim F_{cpu}/128$ ，产生的时钟由 SCK 引脚（与 P1.3 共用）输出，其 IDLE 状态由 CPOL 控制。

输入输出数据的相位由 CPHZ 寄存器自动指定。主控模式下，MOSI 引脚（与 P1.1 共用）负责输出数据，MISO 引脚（与 P1.2 共用）负责获取来自从机设备的数据。通过写入数据到 SPDAT 寄存器开始 SPI 通讯；数据发送完成后，从 MISO 引脚读取接收到的数据。

主控模式下，有 2 种包含中断功能的状态标志：

- SPIF 寄存器显示一字节数据通讯的结束，若此时使能 ESPI 位则释放中断。

- 发送时由 SSN（与 P0.7 共用）低电平状态释放 MODF，通过设置 SSDIS 位屏蔽中断源。

### 20.2 SPI从动模式

SPI 从动模式监控 SCK 引脚控制 MISO 和 MOSI 通讯，但其最大时钟 rate 限制在  $F_{cpu}/8$ 。在连接到 SPI 总线的配置相同时，从动设备可用于指定 CPOL 和 CPHA 设置。

输入数据时可将从动模式看作是 MOSI 引脚，发送数据时可看作是 MISO 引脚。由于疏忽，SSDIS 寄存器为低电平状态，即从动选择引脚（SSN）是有功能的。若 SSN 引脚为低电平状态，则处理 SPI 通讯；而 SSN 为高电平状态时，从动设备处于悬浮状态。








从动模式下，有 2 种包含中断功能的状态标志：

- SPIF 寄存器显示一字节数据通讯的结束，发送 SPDAT 的初始值后，再通过 SPDAT 读取从 MOSI 接收的数据。

- MODF 显示的是：在完成一字节数据通讯之前改变从动选择引脚 SSN 为高电平，换句话说就是打断最后一次 SPI 通讯。

### 20.3 SPI操作

下表说明了 CPOL 和 CPHA 的 4 种不同的设置，和每种组合下的总线操作。

CPOL	CPHA	Diagrams	Description
0	1	 	SCK 低电平空闲 下降沿锁存数据
1	1	 	SCK 高电平空闲 上升沿锁存数据
0	0	 	SCK 低电平空闲 上升沿锁存数据
1	0	 	SCK 高电平空闲 下降沿锁存数据

## 20.4 SPI寄存器

SPI 寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SPCON	SPR2	SPEN	SSDIS	MATR	CPOL	CPHA	SPR1	SPR0
SPSTA	SPIF	WCOL	SSERR	MODF	-	-	-	-
SPDAT	SPDAT7	SPDAT6	SPDAT5	SPDAT4	SPDAT3	SPDAT2	SPDAT1	SPDAT0
IEN0	EAL	-	ET2	ES0	ET1	EX1	ET0	EX0
IEN1	ET2RL	-	ET2C3	ET2C2	ET2C1	ET2C0	ESPI	EI2C
P1OC	PW3EN	PW2EN	PW1EN	P06OC	P05OC	P13OC	P12OC	P11OC
P0M	P07M	P06M	P05M	P04M	P03M	P02M	P01M	P00M
P1M	P17M	P16M	P15M	P14M	P13M	P12M	P11M	P10M

### SPCON 寄存器 (0xE2)

Bit	Field	Type	Initial	说明
7,1,0	SM[2:0]	R/W	000	SPI 波特率发生器（仅在主控模式下有效）。 000: Fcpu/2 001: Fcpu/4 010: Fcpu/8 011: Fcpu/16 100: Fcpu/32 101: Fcpu/64 110: Fcpu/128 111: reserved
6	SPEN	R/W	0	SPI 通讯功能。 0: 禁止; 1: 使能。
5	SSDIS	R/W	0	从动选择引脚功能（仅在 MSTR = 0, CPHA = 0 时有效）。 0: 使能从动选择引脚 SSN 功能; 1: 禁止从动选择引脚 SSN 功能。
4	MSTR	R/W	1	SPI 模式选择位。 0: 从动模式; 1: 主控模式。
3	CPOL	R/W	0	SCK 引脚空闲状态位。 0: SCK 低电平空闲; 1: SCK 高电平空闲
2	CPHA	R/W	1	数据的时钟相位锁存控制位。 0: 由第一个时钟沿锁存数据; 1: 由第二个时钟沿锁存数据。

### SPSTA 寄存器 (0xE1)

Bit	Field	Type	Initial	说明
7	SPIF	R	0	SPI 通讯完成标志位。 在通讯结束时自动设置为 1; 通过读取 SPSTA, SPDAT 寄存器自动清零。
6	WCOL	R	0	写操作冲突标志位。 在通讯时对 SPDAT 执行写操作自动设置为 1; 通过读取 SPSTA, SPDAT 寄存器自动清零。
5	SSERR	R	0	同步从动选择引脚错误位。 若 SSN 错误控制时自动设置为 1; 通过清 SPEN 自动清零。
4	MODF	R	0	模式错误标志位。
3..0	Reserved	R	0x00	

**SPDAT 寄存器 (0xE3)**

Bit	Field	Type	Initial	说明
7..0	SPDAT	R/W	0x00	主控模式：写操作触发 SPI 通讯；接收的数据可在一字节通讯结束时读取（SPIF 自动设置为 1）。 从动模式：通过 SCK 输入发送写入的数据；接收的数据可在一字节通讯结束时读取（SPIF 自动设置为 1）。

**IENO 寄存器 (0xA8)**

Bit	Field	Type	Initial	说明
7	EAL	R/W	0	使能中断。请参考中断章节。
Else				请参考其它章节。

**IEN1 寄存器 (0xB8)**

Bit	Field	Type	Initial	说明
1	ESPI	R/W	0	使能 SPI 中断。
Else				请参考其它章节。

**P1OC 寄存器 (0xE4)**

Bit	Field	Type	Initial	说明
1	P12OC	R/W	0	0：切换 P1.2 (MISO) 为输入或输出模式； 1：切换 P1.2 (MISO) 为开漏模式。
0	P11OC	R/W	0	0：切换 P1.1 (MOSI) 为输入或输出模式； 1：切换 P1.1 (MOSI) 为开漏模式。
Else				请参考其它章节。

**P0M 寄存器 (0xF9)**

Bit	Field	Type	Initial	说明
7	P07M	R/W	0	0：设置 P0.7 (SSN) 为输入模式*； 1：设置 P0.7 (SSN) 为输出模式*。
Else				请参考其它章节。

\*若从动模式下使能SSN功能：本就是要设置SSN为输入模式。

**P1M 寄存器**

Bit	Field	Type	Initial	说明
3	P13M	R/W	0	0：设置 P1.3 (SCK) 为输入模式 <sup>从动模式</sup> 1：设置 P1.3 (SCK) 为输出模式 <sup>主控模式</sup>
2	P12M	R/W	0	0：设置 P1.2 (MISO) 为输入模式 <sup>从动模式</sup> 1：设置 P1.2 (MISO) 为输出模式 <sup>主控模式</sup>
1	P11M	R/W	0	0：设置 P1.1 (MOSI) 为输入模式 <sup>主控模式</sup> 1：设置 P1.1 (MOSI) 为输出模式 <sup>从动模式</sup>
Else				请参考其它章节。

<sup>1</sup>在从动模式下本就要设置SCK为输入模式；在主控模式下建议设置为输出模式。

<sup>2</sup>在主控模式下本就要设置MISO为输入模式；在从动模式下建议设置为输出模式。

<sup>3</sup>在从动模式下本就要设置MOSI为输入模式；在主控模式下建议设置为输出模式。

## 20.5 示例代码

下面的示例代码程序演示了如何执行 SPI。

```


1 #define SpiMaster      (1 << 4)    //SPI=Master mode
2 #define SpiSlave       (1 << 4)    //SPI=Slave mode
3 #define SpiMode0        (0 << 2)   //SCK idle low, data latch at rising edge
4 #define SpiMode1        (1 << 2)   //SCK idle low, data latch at falling edge
5 #define SpiMode2        (2 << 2)   //SCK idle high, data latch at falling edge
6 #define SpiMode3        (3 << 2)   //SCK idle high, data latch at rising edge
7 #define SpiEn          (1 << 6)    //Enable SPI
8 #define SpiSSNEN        (0 << 5)    //SSN pin function enable
9 #define SpiSSNDIS       (1 << 5)    //SSN pin function disable
10
11 Unsigned char u8SpiData = 0;      //data buffer
12 Unsigned char u8TxCompleted = 0;
13
14 void SpiMaster(void)
15 {
16     Unsigned char u8RcvData = 0;
17
18     //SCK & MOST = output, MISO = input
19     P1M |= 0x0A;
20     //Enable Spi, Master mode, SSN pin disable, Fclk/128
21     //SCK idle low, data latch at falling edge
22     SPCON = SpiEn | SpiMaster | SpiMode1 | SpiSSNDIS | 0x82;
23     //Enable Global/SPI interrupt
24     IEN1 |= 0x02;
25     IENO |= 0x80;      //enable global interrupt
26
27     While (1) {
28         SPDAT = 0x55;
29         while(!u8TxCompleted); //wait end of transmition
30         u8TxCompleted = 0;    //clear sw flag
31         u8RcvData = u8SpiData; //receive 0x66
32
33         SPDAT = 0x99;
34         while(!u8TxCompleted); //wait end of transmition
35         u8TxCompleted = 0;    //clear sw flag
36         u8RcvData = u8SpiData; //receive 0xAA
37     }
38 }
39
40 void SpiTinterrupt(void) interrupt ISPPSpi //0x4B
41 {
42     Switch (SPSTA)           //Clear SPI flag (SPIF) by reading
43     {
44         case 0x80:
45             u8SpiData = SPDAT;
46             u8TxCompleted = 1;
47             break;
48         case 0x10:
49             //Mode Fault
50             Break;
51     }
52 }
```

## 21 I<sup>2</sup>C

I<sup>2</sup>C 是串行通讯接口，在单片机与单片机，或单片机与其它外设之间进行数据传输。I<sup>2</sup>C 可作为主机或从机进行双向 IO 传输数据，SDA（串行数据输出）和 SCL（串行时钟输出）。数据转换时，执行“WRITE”和“READ”操作。主机发送数据给从机时，叫做“WRITE”操作；从机发送数据给主机时，叫做“READ”操作。I<sup>2</sup>C 也支持多主机通讯，通过一种仲裁方式来决定哪个主机拥有控制总线以及传输数据的权限，从而保证数据传送的正确性。

### 21.1 I<sup>2</sup>C协议

I<sup>2</sup>C 发送结构包括 START(S)开始信号，8 位地址字节，一个或多个数据字节，以及 STOP (P)结束信号。开始信号由主机产生，以便对传输进行初始化。发送的数据为最高有效位 (MSB) 优先。在地址字节中，高 7 位为地址位，低位为数据方向位 (R/W)。R/W=0 时，表示该传输为“WRITE”操作；R/W=1 时，表示该传输为“READ”操作。接收到每个字节后，接收器（主机或从机）必须发送一个 ACK 信号。若发送器没有接收到 ACK 信号，则会识别为 NACK 信号。在 WRITE 操作中，主机发送数据给从机，然后等待从机返回 ACK 信号。在 READ 操作中，从机发送数据给主机，然后等待主机返回 ACK 信号。最后，主机产生一个 STOP 信号来结束数据传输。



## 21.2 I2C传输模式

I2C 可作为主机/从机，执行 8 位串行数据的发送/接收操作，因此，该模块共有 4 种操作模式：主机发送，主机接收，从机发送和从机接收。

### 21.2.1 主机发送模式

主机发送模式为主机发送数据给从机，串行时钟由 SCL 输出时，串行数据由 SDA 输出。主机通过发送 START 信号来开始数据发送。发送 START 信号后，开始发送从机设备指定的地址字节。地址字节包含 7 位地址位，第 8 位为数据方向位 (R/W)，该位设为 0 时使能主机发送。接下来，主机发送一个或多个数据字节给从机，每发送一个字节之后，主机要等待从机返回的 ACK 信号。最后，主机产生 STOP 信号来结束此次数据传输。

### 21.2.2 主机接收模式

主机接收模式为主机接收来自从机的数据，串行时钟由 SCL 输出时，串行数据由 SDA 输入。主机通过发送 START 信号来开始数据接收。发送 START 信号后，开始发送从机设备指定的地址字节。地址字节包含 7 位地址位，第 8 位为数据方向位 (R/W)，该位设为 1 时使能主机接收。接下来，主机接收来自从机的一个或多个数据字节，每接收一个字节之后，通过设置 I2CCON 寄存器的 AA 标志位来将 ACK 或 NACK 信号发送给从机。最后，主机产生 STOP 信号来结束此次数据传输。

### 21.2.3 从机发送模式


从机发送模式为从机发送数据给主机，串行时钟由 SCL 输入时，串行数据由 SDA 输出。接收到来自主机的 START 信号后开始数据发送。接收到 START 信号后，开始接收从机设备指定的地址字节。地址字节包含 7 位地址位，第 8 位为数据方向位 (R/W)，该位设为 1 时使能从机发送。若接收到的地址字节与 I2CADR 寄存器中的地址相匹配，从机将发送 ACK 信号；另外，若广播呼叫地址标志位设为 1 (GC=1)，接收到广播呼叫地址 (00H) 后，从机设备也会发送一个 ACK 信号。接下来，从机发送一个或多个数据字节给主机，每发送一个字节之后，从机要等待主机返回的 ACK 信号。最后，主机产生 STOP 信号来结束此次数据传输。

### 21.2.4 从机接收模式

从机接收模式为从机接收来自主机的数据，串行时钟和串行数据都由 SCL 和 SDA 输入。接收到来自主机的 START 信号后开始数据接收。接收到 START 信号后，开始接收从机设备指定的地址字节。地址字节包含 7 位地址位，第 8 位为数据方向位 (R/W)，该位设为 0 时使能从机接收。若接收到的地址字节与 I2CADR 寄存器中地址相匹配，从机将产生 ACK 信号；另外，若广播呼叫地址标志位设为 1 (GC=1)，接收到广播呼叫地址 (00H) 后，从机设备也会产生一个 ACK 信号。接下来，从机接收一个或多个来自主机的数据字节，每接收一个字节之后，从机产生 ACK 或 NACK 信号，通过设置 I2CCON 寄存器的 AA 标志位来将 ACK 或 NACK 信号发送给主机。最后，主机产生 STOP 信号来结束此次数据传输。

## 21.3 广播呼叫地址

在 I<sup>2</sup>C 总线中，开始信号之后的第一个字节中的头 7 位为从机地址，只有该地址与从机地址相匹配时，从机才会响应 ACK 信号。只有广播呼叫地址是个例外，广播呼叫地址可以寻址所有的从机设备。当总线上出现广播呼叫地址时，所有设备应当响应一个 ACK 信号。广播呼叫地址是一个由全 0 组成的 7 位特殊地址。广播呼叫地址功能通过 GC 标志位来控制，设置 GC 标志位为 1 将使能广播呼叫地址，清 0 将关闭广播呼叫地址。当 GC=1 时，将会识别是否是广播呼叫地址，否则当 GC=0 时，将会忽略广播呼叫地址。



## 21.4 串行时钟发生器

在主机模式下，SCL 时钟速率发生器由 I<sup>2</sup>CCON 寄存器中的 CR[2:0]标志位来控制。

当 CR[2:0]=000~110 时，SCL 时钟速率来自内部时钟源。

$$\text{SCL Clock Rate} = \frac{\text{Fcpu}}{\text{Prescaler}} \text{ (Prescaler = 256~60)}$$

当 CR[2:0]=111 时，SCL 时钟速率来自 T1 定时器的溢出频率。

$$\text{SCL Clock Rate} = \frac{\text{Timer 1 Overflow}}{8}$$

下表列出了不同设置下的 SCL 时钟速率。

CR2	CR1	CR0	I <sup>2</sup> C		比特率 (kHz)			
			Prescaler		6MHz	12MHz	16MHz	24MHz
0	0	0	256		23	47	63	92
0	0	1	224		27	54	71	108
0	1	0	192		31	63	83	124
0	1	1	160		37	75	100	148
1	0	0	960		6.25	12.5	17	25
1	0	1	120		50	100	133	200
1	1	0	60		100	200	266	400
1	1	1	(Timer 1 overflow rate)/8					

当 SCL 时钟源是 T1 定时器的溢出频率时，T1 定时器的最大计时值为 0XF8（只支持 0x00~0xFB），且当 T1 定时器的时钟源是 IHRC\_32MHz 时，最大的 SCL 时钟速率是 800KHz。

## 21.5 同步与仲裁

在多主机条件下，同一时间只有一个主机可在总线上传输数据。需要决定由哪个主机可控制总线以及实现传输。时钟同步与仲裁应用于配置多主机传输。时钟同步会在和其他设备同步 SCL 信号时运行。当同一时间有两个主机要传输时，时钟同步将会在 SCL 由高电平转变成低电平的时候开始。如果主机 1 先将 SCL 切换为低电平，那么主机 1 会将 SCL 锁定在低电平状态直到将其切换成高电平状态。不过，如果有其他主机的 SCL 时序依然保持在低电平状态的话，那么主机 1 将 SCL 时序由低电平切换成高电平状态的过程将不会改变 SCL 的状态，SCL 时序将仍保持在低电平状态。也就是说，SCL 线被有最长低电平周期的主机保持在低电平状态。当所有设备的时钟周期都转换到高电平时，SCL 线将由低转成到高电平状态。在这其间，主机 1 将保持在由低电平到高电平的等待状态，之后再继续它的传输。经过时钟同步之后，所有设备的时钟和 SCL 时钟是一样的了。仲裁是用来决定哪个主机能够通过 SDA 信号来完成它的传输。两个主机可能会在同一时间发出开始信号以及传输数据，导致两者会互相影响。仲裁会强制使得其中一个主机失去总线的控制权。数据传输依然会继续，直到两个主机输出了不同的数据信号。如果其中一个主机传输了高电平状态，而另外一个主机传输了低电平状态，SDA 线会被拉低。输出高电平状态的主机将会检测到 SDA 线上的异常，并失去总线的控制权。输出低电平状态的主机成功获得总线的控制权，并继续它的传输，仲裁的过程中不会丢失数据。

## 21.6 系统管理总线(SMBus)扩展

可选的系统管理总线(SMBus) 协议的硬件支持三种类型的超时检测：(1) Tmext 超时检测：一个字节的累积持续时钟周期；(2)Tsext 超时检测：开始信号束信号之间的累积持续时钟周期；(3)超时检测：低电平时钟周期的测量。

通过 SMBSEL 和 SMBDST 寄存器来控制超时检测。SMBSEL 寄存器中的 SMBEXE 标志位是 SMBus 拓展功能的使能位。当 SMBEXE=1 时，使能 SMBus 拓展功能。否则，关闭 SMBus 拓展功能。超时类型和周期设置由 SMBTOP[2:0]和 SMBDST 寄存器来控制。SMBus 超时的周期由 Tmex, Tsext 以及 Tout 这个 16 位的暂存器来控制。计算公式如下：

$$\text{Tmext/Tsext/Tout} = \frac{\text{Timeout Period(sec)} \times \text{Fcpu(Hz)}}{1024}$$

Tmext 由 Tmext\_L 和 Tmext\_H 这两个 8 位寄存器组成，Tmext\_L 为低字节，Tmext\_H 为高字节。Tsext 由 Tsext\_L 和 Tsext\_H 这两个 8 位寄存器组成，Tsext\_L 为低字节，Tsext\_H 为高字节。Tout 由 Tout\_L 和 Tout\_H 这两个 8 位寄存器组成，Tout\_L 为低字节，Tout\_H 为高字节。

类型	超时周期	Fcpu=24MHz		Fcpu=32MHz	
		十进制	十六进制	十进制	十六进制
Tmext	5ms	118	76	157	9D
Tsext	25ms	586	24A	782	30E
Tout	35ms	821	335	1094	446

通过设置 SMBTOP[2:0]来选择要设置的寄存器类型（如下表所示），将要配置的数据写到 SMBDST 寄存器中即可。

SMBTOP[2:0]	SMBDST	说明
000	Tmext_L	选择 Tmext 寄存器的低字节
001	Tmext_H	选择 Tmext 寄存器的高字节
010	Tsext_L	选择 Tsext 寄存器的低字节
011	Tsext_H	选择 Tsext 寄存器的高字节
100	Tout_L	选择 Tout 寄存器的低字节
101	Tout_H	选择 Tout 寄存器的高字节

当 SMBus 拓展功能使能之后，I2CSTA 寄存器的低三位指示超时的相关信息，如下表所示：

I2CSTA	说明
XXXX X000	没有超时错误
XXXX XXX1	Tout 超时错误
XXXX XX1X	Tsext 超时错误
XXXX X1XX	Tmext 超时错误

## 21.7 I2C寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
I2CDAT	I2CDAT7	I2CDAT6	I2CDAT5	I2CDAT4	I2CDAT3	I2CDAT2	I2CDAT1	I2CDAT0
I2CADR	ADR6	ADR5	ADR4	ADR3	ADR2	ADR1	ADR0	GC
I2CCON	CR2	ENS1	STA	STO	SI	AA	CR1	CR0
I2CSTA	I2CSTA7	I2CSTA6	I2CSTA5	I2CSTA4	I2CSTA3	I2CSTA2	I2CSTA1	I2CSTA0
SMBSEL	SMBEXE	-	-	-	-	SMBSTP2	SMBSTP1	SMBSTP0
SMBDST	SMBD7	SMBD6	SMBD5	SMBD4	SMBD3	SMBD2	SMBD1	SMBD0
IEN0	EAL	-	ET2	ES0	ET1	EX1	ET0	EX0
IEN1	ET2RL	-	ET2C3	ET2C2	ET2C1	ET2C0	ESPI	EI2C
P1M	P17M	P16M	P15M	P14M	P13M	P12M	P11M	P10M
P1	P17	P16	P15	P14	P13	P12	P11	P10

### I2CDAT 数据寄存器 (0xDA)

Bit	Field	Type	Initial	说明
7:0	I2CDAT[7:0]	R/W	0x00	I2CDAT 寄存器存储的是要通过 I2C 总线发送出去的一字节数据，或者是刚从 I2C 总线上接收到的一字节数据。当它不在字节移位的过程中时，控制器可以读写这个 8 位的直接寻址特殊功能寄存器。由于 I2CDAT 寄存器没有缓存和双缓冲，因此当发生 I2C 中断时，用户只能读 I2CDAT 寄存器。

### I2CADR 从机地址寄存器 (0xDB)

Bit	Field	Type	Initial	说明
7:1	I2CADR[6:0]	R/W	0x00	I2C 从机地址。
0	GC	R/W	0	广播呼叫地址 (00H)。 0: 忽略; 1: 识别。

**I2CCON 控制寄存器 (0xDC)**

Bit	Field	Type	Initial	说明
7,1,0	CR[2:0]	R/W	0	I2C 时钟 rate。 000: Fcpu/256; 001: Fcpu/224; 010: Fcpu/192; 011: Fcpu/160; 100: Fcpu/960; 101: Fcpu/120; 110: Fcpu/60; 111: T1 溢出周期/8。
6	ENS1	R/W	0	I2C 使能位。 0: 关闭; 1: 使能。
5	STA	R/W	0	START 标志位。 0: 没有发送 START 开始信号; 1: 若总线空闲则发送 START 开始信号。
4	STO	R/W	0	STOP 标志位。 0: 没有发送 STOP 结束信号; 1: 若 I2C 总线为主机模式，则发送 STOP 结束信号。
3	SI	R/W	0	串行中断标志位。 当进入了 I2C 的 26 个状态当中的 25 个状态时，SI 标志位会被硬件置 1，只有当 I2C 状态寄存器为 F8h 时，SI 标志位才没有被置 1，表示没有可用的相关状态信息。SI 标志位必须由软件清零，必须通过写 0 到 SI 标志才可以清 SI 标志位，写入 1 到该位并不能更改 SI 的值。
2	AA	R/W	0	有效 ACK 标志位。 0: 接收到 1 个字节后返回 NACK; 1: 接收到 1 个字节后返回 ACK。

**I2CSTA 状态寄存器 (0xDD)**

Bit	Field	Type	Initial	说明
7:3	I2CSTA[7:3]	R	11111	I2C 状态代码。
2..0	I2CSTA[2:0]	R	000	SMBus 状态代码。

**I2C 状态代码和状态**

模式	状态代码	I2C 的状态	应用软件响应					I2C 硬件引起的下步操作
			To/from I2CDAT	TO I2CCON				
			STA	STO	SI	AA		
主机发送器/ 接收器	08H	已发送 START 开始信号	载入 SLA+R	X	0	0	X	发送 SLA+R; 接收 ACK。
	10H	已发送重复 START 开始信号	载入 SLA+R 载入 SLA+W	X	0	0	X	发送 SLA+R; 接收 ACK。 发送 SLA+W; I2C 切换到主机发送模式。
主机发送器	18H	已发送 SLA+W; 并已接收到 ACK	载入数据字节	0	0	0	X	发送数据字节; 接收 ACK。
			无动作	1	0	0	X	发送重复 START 开始信号。
			无动作	0	1	0	X	发送 STOP 结束信号; 复位 STO 标志位。
			无动作	1	1	0	X	发送 STOP 结束信号后接着再发送 START 开始信号; 复位 STO 标志位。
	20H	已发送 SLA+W; 并已接收 NACK	载入数据字节*	0	0	0	X	发送数据字节; 接收 ACK。
			无动作	1	0	0	X	发送重复 START 开始信号。
			无动作	0	1	0	X	发送 STOP 结束信号; 复位 STO 标志位。
			无动作	1	1	0	X	发送 STOP 结束信号后接着再发送 START 开始信号; 复位 STO 标志位。
	28H	已发送 I2CDAT 中的数据字节; 并已接收 ACK	加载数据字节	0	0	0	X	发送数据字节; 接收 ACK。
			无动作	1	0	0	X	发送重复 START 开始信号。
			无动作	0	1	0	X	发送 STOP 结束信号; 复位 STO 标志位。
			无动作	1	1	0	X	发送 STOP 结束信号后接着再发送 START 开始信号; 复位 STO 标志位。
	30H	已发送 I2CDAT 中的数据字节; 并已接收 NACK	加载数据字节*	0	0	0	X	发送数据字节; 接收 ACK。
			无动作	1	0	0	X	发送重复 START 开始信号。
			无动作	0	1	0	X	发送 STOP 结束信号; 复位 STO 标志位。
			无动作	1	1	0	X	发送 STOP 结束信号后接着再发送 START 开始信号; 复位 STO 标志位。
主机接收器	40H	已发送 SLA+R; 并已接收 ACK	无动作	0	0	0	0	接收数据字节; 返回 NACK。
			无动作	0	0	0	1	接收数据字节; 返回 ACK。
	48H	已发送 SLA+R; 并已接收 NACK	无动作	1	0	0	X	发送重复 START 开始信号。
			无动作	0	1	0	X	发送 STOP 结束信号; 复位 STO 标志位。
			无动作	1	1	0	X	发送 STOP 结束信号后接着再发送 START 开始信号; 复位 STO 标志位。
	50H	已接收数据字节; 并已返回 ACK	读数据字节	0	0	0	0	接收数据字节; 返回 NACK。
			读数据字节	0	0	0	1	接收数据字节; 返回 ACK。
	54H	接收数据字节; 并已返回 NACK	读数据字节	1	0	0	X	发送重复 START 开始信号。
			读数据字节	0	1	0	X	发送 STOP 结束信号; 复位 STO 标志位。
			读数据字节	1	1	0	X	发送 STOP 结束信号后接着再发送 START 开始信号; 复位 STO 标志位。

模式	状态代码	I2C 的状态	应用软件响应					I2C 硬件引起的下步操作
			To/from I2CDAT	TO I2CCON				
			STA	STO	SI	AA		
从机接收器	60H	已接收到对应的 SLA+W ; 已返回 ACK	无动作	X	0	0	0/1	接收数据字节; 返回 NACK/ACK
	68H	主机在发送 SLA+R/W 时仲裁丢失; 并接收到了对应的 SLA+W, 已返回 ACK	无动作	X	0	0	0/1	接收数据字节; 返回 NACK/ACK
	70H	接收到了广播呼叫地址 (00H); 已返回 ACK	无动作	X	0	0	0/1	接收数据字节; 返回 NACK/ACK

从机发送器	78H	主机在发送 SLA+R/W 时仲裁丢失；并接收到广播呼叫地址（00H）；已返回 ACK	无动作	X	0	0	0/1	接收数据字节；返回 NACK/ACK
	80H	从机地址已寻址成功；已接收 DATA；并返回 ACK	读数据字节	X	0	0	0/1	接收数据字节；返回 NACK/ACK
	88H	从机地址已寻址成功；已接收 DATA；并返回 NACK	读数据字节	0	0	0	0	切换至未寻址的从机模式；没识别到从机地址或广播呼叫地址。
			读数据字节	0	0	0	1	切换至未寻址的从机模式；从机地址或广播呼叫地址将会被识别到。
			读数据字节	1	0	0	0	切换至未寻址的从机模式；没识别到从机地址或广播呼叫地址；总线空闲之后将发送开始信号。
			读数据字节	1	0	0	1	切换至未寻址的从机模式；从机地址或广播呼叫地址将会被识别到；总线空闲之后将发送开始信号。
	90H	广播呼叫地址已寻址成功；已接收 DATA；并返回 ACK	读数据字节	X	0	0	0/1	接收数据字节；返回 NACK/ACK
	98H	广播呼叫地址已寻址成功；已接收 DATA；并返回 NACK	读数据字节	0	0	0	0	切换至未寻址的从机模式；没识别到从机地址或广播呼叫地址。
			读数据字节	0	0	0	1	切换至未寻址的从机模式；从机地址或广播呼叫地址将会被识别到。
			读数据字节	1	0	0	0	切换至未寻址的从机模式；没识别到从机地址或广播呼叫地址；总线空闲之后将发送开始信号。
			读数据字节	1	0	0	1	切换至未寻址的从机模式；从机地址或广播呼叫地址将会被识别到；总线空闲之后将发送开始信号。
	A0H	当从机接收器或者从机发生器仍然被寻址时，接收到了 STOP 结束信号或者重复 START 开始信号	无动作	0	0	0	0	切换至未寻址的从机模式；没识别到从机地址或广播呼叫地址。
			无动作	0	0	0	1	切换至未寻址的从机模式；从机地址或广播呼叫地址将会被识别到。
			无动作	1	0	0	0	切换至未寻址的从机模式；没识别到从机地址或广播呼叫地址；总线空闲之后将发送开始信号。
			无动作	1	0	0	1	切换至未寻址的从机模式；从机地址或广播呼叫地址将会被识别到；总线空闲之后将发送开始信号。
	A8H	已接收对应的 SLA+R；已返回 ACK	载入数据字节	X	0	0	0	发送最后一个字节的数据，并将接收到 ACK 信号
			载入数据字节	X	0	0	1	发送一个字节的数据，并将接收到 ACK 信号。
	B0H	主机在发送 SLA+R/W 时仲裁丢失了；已接收到对应的 SLA+R，且已返回 ACK 信号。	载入数据字节	X	0	0	0	发送最后一个字节的数据，并将接收到 ACK 信号
			载入数据字节	X	0	0	1	发送一个字节的数据，并将接收到 ACK 信号。
	B8H	数据字节已经发送，将接收到 ACK 信号。	载入数据字节	X	0	0	0	发送最后一个字节的数据，并将接收到 ACK 信号
			载入数据字节	X	0	0	1	发送一个字节的数据，并将接收到 ACK 信号。
	C0H	数据字节已经发送，并	无动作	0	0	0	0	切换至未寻址的从机模式；没识别到从机地

	已接收到 NACK 信号						址或广播呼叫地址。
		无动作	0	0	0	1	切换至未寻址的从机模式；从机地址或广播呼叫地址将会被识别到。
		无动作	1	0	0	0	切换至未寻址的从机模式；没识别到从机地址或广播呼叫地址；总线空闲之后将发送开始信号。
		无动作	1	0	0	1	切换至未寻址的从机模式；从机地址或广播呼叫地址将会被识别到；总线空闲之后将发送开始信号。
C8H	最后一个字节的数据已经发送，并已接收到 ACK 信号。	无动作	0	0	0	0	切换至未寻址的从机模式；没识别到从机地址或广播呼叫地址。
		无动作	0	0	0	1	切换至未寻址的从机模式；从机地址或广播呼叫地址将会被识别到。
		无动作	1	0	0	0	切换至未寻址的从机模式；没识别到从机地址或广播呼叫地址；总线空闲之后将发送开始信号。
		无动作	1	0	0	1	切换至未寻址的从机模式；从机地址或广播呼叫地址将会被识别到；总线空闲之后将发送开始信号。
控制寄存器	F8H	没有可用的相关状态信息；SI=0	无动作	No action			等待或者进行当前的传输
	38H	仲裁丢失	无动作	0	0	0	X I2C 总线将被释放；将发送开始信号。
			无动作	1	0	0	X 当总线空闲时（进入了主机模式）
	00H	在主机模式下或已选址的从机模式时，总线出错。	无动作	0	1	0	1 在主机模式或已寻址的从机模式时，只有内部硬件才会被影响。在所有情况下，总线已被释放，I2C 接口已切换至未寻址的从机模式，STO 标志位已复位。

“SLA”表示从机地址，“R”表示 R/W=1，“W”表示 R/W=0。

\*表示接收到 NACK 之后不意味着通信的结束。

#### SMBSEL (0xDE)

Bit	Field	Type	Initial	说明
7	SMBEXE	R/W	0	SMBus 扩展功能。 0：禁止； 1：使能。
2..0	SMBSTP[2:0]	R/W	000	SMBus 超时寄存器。

#### SMBDST (0xDF)

Bit	Field	Type	Initial	说明
7..0	SMBD[7:0]	R/W	0x00	SMBDST 寄存器是用来提供一个读写 SMBus 超时寄存器的窗口。从 SMBDST 寄存器读写的数据实际上是对由 SMBSEL 指定的超时寄存器进行读写的数据。

#### IEN0 (0xA8)

Bit	Field	Type	Initial	说明
7	EAL	R/W	0	中断使能位。请参考中断章节。
Else				请参考其它章节。

#### IEN1 (0xB8)

Bit	Field	Type	Initial	说明
0	EI2C	R/W	0	中断使能位。请参考中断章节。
Else				请参考其它章节。

**P1M (0xFA)**

Bit	Field	Type	Initial	说明
5	P15M	R/W	0	0: 时钟 P1.5 (SDA) 为输入模式 (要求)。 1: <del>时钟 P1.5 (SDA) 为输出入模式。</del> *
4	P14M	R/W	0	0: 时钟 P1.4 (SCL) 为输入模式 (要求)。 1: <del>时钟 P1.4 (SCL) 为输出入模式。</del> *
Else				请参考其它章节。

\* 要求 P15M 和 P14M 分别设为输入模式。

**P1 (0x90)**

Bit	Field	Type	Initial	说明
5	P15	R/W	0	0: 设置 P1.5 (SDA) 数据为 0 (要求)。 1: <del>设置 P1.5 (SDA) 数据为 1。</del>
4	P14	R/W	0	0: 设置 P1.4 (SCL) 数据为 0 (要求)。 1: <del>设置 P1.4 (SCL) 数据为 1。</del>
Else				请参考其它章节。

\*要求 P15 和 P14 分别设为 0。

## 21.8 示例代码

下面的示例代码程序演示了如何执行 I2C

```


1 Unsigned int I2CAddr;
2 Unsigned int I2C_TXData0;
3 Unsigned int I2C_TXDataN;
4 Unsigned int I2C_RXData0;
5 Unsigned int I2C_RXDataN;
6
7 void I2CInit(void)
8 {
9     P1M &= 0xCF;      //P14 & P15 as input
10
11    //configure I2C clock(T1)and enable I2C.
12    I2CCON |= 0xC3;
13    TMOD = 0x60;    //auto reload
14    TCOM0 = 0x07;    //Fosc/1
15    TH1 = 0xF6;      //400KHz
16    TL1 = 0xf6;      //400KHz
17    TH1 = 0xD8;      //100KHz
18    TH1 = 0xD8;      //100KHz
19    TR1 = 1;
20
21    //enable I2C interrupt
22    EI2C = 1;
23    //enable global interrupt
24    EAL = 1;
25
26    I2CCON |= 0x20;      //START (STA) = 1
27 }
28
29 void I2CTinterrupt(void) interrupt ISRI2C //0x43
30 {
31     Switch (I2CSTA)
32     {
33         //TX mode
34         case 0x08:
35             I2CCON &= 0xDF;      //START (STA) = 0
36             I2CDAT = I2CAddr;    //TX/RX addr
37             break;
38         case 0x18:            //write first byte
39             I2CDAT = I2C_TXDATA0;
40             break;
41         case 0x28:            //write n byte
42             I2CDAT = I2C_TXDATAN;
43             break;
44         case 0x30:            //STOP (STO)
45             I2CCON |= 0x10;
46             break;
47     // RX mode
48         case 0x40:            //get slave addr
49             I2CCON |= 0x04;      //AA = 1
50             break;
51         case 0x50:            //read n byte
52             I2C_RXData0 = I2CDAT;
53             I2CCON &= 0xFB;      //AA=0
54             break;
55         case 0x58:            //read last byte & stop
56             I2C_RXData0 = I2CDAT;
57             I2CCON |= 0x10;      //STOP (STO)
58             break;

```

```
59     default:  
60         I2CCON | = 0x10;           //STOP (STO)  
61     }  
62  
63     I2CCON & = 0xF7;           //Clear I2C flag (SI)  
64 }
```

## 22 在线编程

SN8F5708 内置 16KB 程序存储 (IROM)，均分为 512 页（每页 32 字节）。在线编程就是使能固件随意的更改每页的数据，换句话说，就是存储数据到非易失存储器或者现场升级固件的一个通道。



### 22.1 页编程

由于程序存储器的每页都是 32 字节的长度，页编程就要求 32 字节 IRAM 作为其数据缓存器。

举例来说，假设程序存储器的第 510 页(IROM, 3FC0H~3FDFH)为计划升级区域，已经存入 IRAM 地址 60H~7FH 的内容，执行在线编程，只要写入开始 IROM 地址 3FC0H 到 EPROMH/EPROML 寄存器，然后指定缓存器开始地址 60H 到 EPRAM 寄存器，随后写入 0A5A 到 PECMD[11:0]寄存器，复制缓存器的数据到 IROM 的第 510 页。

通常而言，每页的内容都可通过在线编程进行修改，但是第 1 页和最后一页（Page0 和 Page511）分别存储复位向量和上电控制管理的信息，不正确地执行页编程（如编程时切断电源）会导致上电错误或复位错误。

## 22.2 在线编程寄存器

Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PERAM	RAM7	RAM6	RAM5	RAM4	RAM3	RAM2	RAM1	RAM0
PEROMH	ROM15	ROM14	ROM13	ROM12	ROM11	ROM10	ROM9	ROM8
PEROML	ROM7	ROM6	ROM5	-	CMD11	CMD10	CMD9	CMD8
PECMD	CMD7	CMD6	CMD5	CMD4	CMD3	CMD2	CMD1	CMD0

### PERAM 寄存器 (0x97)

Bit	Field	Type	Initial	说明
7..0	EPRAM[7:0]	R/W	0x00	数据缓存器 (IRAM) 的第一个地址。

### PEROMH 寄存器 (0x96)

Bit	Field	Type	Initial	说明
7..0	EPRAM[15:8]	R/W	0x00	编程页 (IROM) 的第一个地址 (15 <sup>th</sup> –8 <sup>th</sup> bit)。

### PEROML 寄存器 (0x95)

Bit	Field	Type	Initial	说明
7..5	EPRAM[7:5]	R/W	000	编程页 (IROM) 的第一个地址 (7 <sup>th</sup> –5 <sup>th</sup> )。
4	Reserved	R	0	
3..0	EPCMD[11:8]	R/W	0x0	0xA: 使能在线编程。 其它值: 禁止在线编程*。

\*禁止在线编程可避免误触发 ISP 功能。

### PECMD 寄存器 (0x94)

Bit	Field	Type	Initial	说明
7..0	EPCMD[7:0]	W	0x0	0x5A: 开始整页编程。 其它值: 保留*。

\*不允许写入其它值到 PECMD 寄存器。

## 22.3 示例程序代码

```

1 unsigned char dataBuffer[32] _at_0xE0; // IRAM 0xE0 to 0xFF
2
3 void SYSIspSetDataBuffer(unsigned char address, unsigned char data)
4 {
5     dataBuffer[address &0x1F] = data;
6 }
7
8 void SYSIspStart(unsigned int pageAddress)
9 {
10    ISP (PageAddress, 0xE0);
11 }
```

## 23 电气特性

### 23.1 极限参数


Voltage applied at VDD to VSS .....	- 0.3V to 6.0V
Voltage applied at any pin to VSS .....	- 0.3V to VDD+0.3V
Operating ambient temperature .....	-40°C to 85°C
Storage ambient temperature .....	-40°C to 125°C
Junction Temperature .....	-40°C to 125°C

### 23.2 系统操作特性

Parameter	Test Condition	Min	TYP	MAX	UNIT
V <sub>DD</sub> Operating voltage	f <sub>cpu</sub> = 1MHz	1.8		5.5	V
V <sub>DR</sub> RAM data retention Voltage		1.5			V
V <sub>POR</sub> VDD rising rate*		0.05			V/ms
I <sub>DD1</sub> Normal mode supply current	VDD = 3V, f <sub>cpu</sub> = 0.25MHz	2.05			mA
	VDD = 5V, f <sub>cpu</sub> = 0.25MHz	2.06			mA
	VDD = 3V, f <sub>cpu</sub> = 1MHz	2.25			mA
	VDD = 5V, f <sub>cpu</sub> = 1MHz	2.30			mA
	VDD = 3V, f <sub>cpu</sub> = 8MHz	3.50			mA
	VDD = 5V, f <sub>cpu</sub> = 8MHz	3.55			mA
	VDD = 3V, f <sub>cpu</sub> = 32MHz	5.55			mA
	VDD = 5V, f <sub>cpu</sub> = 32MHz	5.6			mA
I <sub>DD2</sub> STOP mode supply current	VDD = 3V	3.5	8.5		μA
	VDD = 5V	4.0	9.0		μA
I <sub>DD3</sub> IDLE mode supply current	VDD = 3V, 32MHz IHRC	0.63			mA
	VDD = 5V, 32MHz IHRC	0.65			mA
	VDD = 3V, 16MHz Crystal	0.65			mA
	VDD = 5V, 16MHz Crystal	1.25			mA
	VDD = 3V, 4MHz Crystal	0.60			mA
	VDD = 5V, 4MHz Crystal	0.75			mA
f <sub>IHRC</sub> Internal high clock generator	VDD = 1.8V to 5.5V, 25°C	31.84	32	32.16	MHz
	VDD = 1.8V to 5.5V, -40°C to 85°C	31.68		31.99	MHz
F <sub>IHRC</sub> Internal Low Clock generator	Vdd = 5V, 25°C	12	16	24	KHz
V <sub>LVD18</sub> LVD18 detect voltage	25°C	1.7	1.8	1.9	V
	-40°C to 85°C	1.6	1.8	2.0	V
V <sub>LVD24</sub> LVD24 detect voltage	25°C	2.3	2.4	2.4	V
	-40°C to 85°C	2.2	2.4	2.6	V
V <sub>LVD33</sub> LVD33 detect voltage	25°C	3.2	3.3	3.4	V
	-40°C to 85°C	3.0	3.3	3.6	V

\* Parameter(s) with star mark are non-verified design reference. Ambient temperature is 25°C.

- IHRC Frequency – Temperature Graph



### 23.3 GPIO特性

Parameter	Test Condition	Min	TYP	MAX	UNIT
$V_{IL}$	Low-level input voltage	$VSS$		0.3VDD	V
$V_{IH}$	High-level input voltage	0.7VDD		VDD	V
$I_{LEKG}$	I/O port input leakage current	$V_{IN} = VDD$		2	$\mu A$
$R_{UP}$	Pull-up resister	$VDD = 3V$	100	200	$k\Omega$
		$VDD = 5V$	50	100	$k\Omega$
$I_{OH}$	I/O output source current	$VDD = 5V, V_O = VDD - 0.5V$	12	16	mA
$I_{OL1}$	I/O sink current (P14 – P17 , P2, P3, P4, P5)	$VDD = 5V, V_O = VSS + 0.5V$	15	20	mA
$I_{OL2}$	I/O sink current (P0, P10 – P13)	$VDD = 5V, V_O = VSS + 1.5V$	80	100	mA

\* Ambient temperature is 25°C.

### 23.4 ADC特性

Parameter	Test Condition	Min	TYP	MAX	UNIT
$V_{ADC}$	Operating voltage	2.0		5.5	V
$V_{AIN}$	AIN0 channels input voltage	0		$V_{REFH}$	V
$V_{REFH}$	AVREFH pin input voltage	$VDD = 5V$	$V_{REFL} + 2$	VDD	V
$V_{REFL}$	AVREFL pin input voltage	$VDD = 5V$	VSS	$V_{REFH} - 2$	V
$V_{EREV}$	External reference voltage	$VDD = 5V$	2.0	VDD	V
$V_{IREF}$	Internal VDD reference voltage	$VDD = 5V$		VDD	V
	Internal 4V reference voltage	$VDD = 5V$	3.92	4	4.08
	Internal 3V reference voltage	$VDD = 5V$	2.94	3	3.06
	Internal 2V reference voltage	$VDD = 5V$	1.96	2	2.01
$I_{AD}$	ADC current consumption	$VDD = 3V$		0.65	mA
		$VDD = 5V$		0.70	mA
$f_{ADCLK}$	ADC clock	$VDD = 5V$		32	MHz
$f_{ADSMP}$	ADC sampling rate	$VDD = 5V$		500	kHz
$t_{ADEN}$	ADC function enable period	$VDD = 5V$	100		$\mu s$
$DNL$	Differential nonlinearity*	$f_{ADSMP} = 62.5\text{kHz}$		$\pm 1$	LSB
		$f_{ADSMP} = 250\text{kHz}$		$\pm 1$	LSB
		$f_{ADSMP} = 500\text{kHz}$		$\pm 4.5$	LSB
$INL$	Integral Nonlinearity*	$f_{ADSMP} = 62.5\text{kHz}$		$\pm 2$	LSB
		$f_{ADSMP} = 250\text{kHz}$		$\pm 2.5$	LSB
		$f_{ADSMP} = 500\text{kHz}$		$\pm 4.5$	LSB
$NMC$	No missing code*	$f_{ADSMP} = 62.5\text{kHz}$	10	11	Bit
		$f_{ADSMP} = 250\text{kHz}$		11	Bit
		$f_{ADSMP} = 500\text{kHz}$		9	Bit
$V_{OFFSET}$	Input offset voltage	Non-trimmed	-10	0	10
		Trimmed	-2	0	2

\* Parameters with star mark:  $VDD = 5V, V_{REFH} = 2.4V$ .

## 23.5 OPA特性

Parameter		Test Condition	Min	TYP	MAX	UNIT
V <sub>OPA</sub>	Operating coltage		2.0		5.5	V
I <sub>OPA</sub>	OPA current consumption	VDD = 3V VDD = 5V		90 100		μA μA
V <sub>CM</sub>	Common mode input range	VDD = 5V	VSS		VDD	V
V <sub>OFFSET</sub>	Input offset voltage	VDD = 5V	0		10	mV
PSRR	Power supply Rejection Ratio	V <sub>CM</sub> = VSS	50		70	dB
CMRR	Common mode Rejection Ratio	V <sub>CM</sub> = -0.3V to 5V, VDD = 5V	50			dB
A <sub>OL</sub>	Open loop gain*	V <sub>O</sub> = 0.2V to VDD-0.2V, V <sub>CM</sub> = VSS	90			dB
V <sub>os</sub>	Output voltage swing	V <sub>OPP</sub> = 2.5V	VSS+15		VDD-15	mV
I <sub>sc</sub>	Open short current	VDD=5V (VDD-1/2*VDD and VSS+1/2*VDD)		25		mA
T <sub>OSR</sub>	Output slew rate	VDD = 5V, V <sub>O</sub> rising VDD = 5V, V <sub>O</sub> falling		5		μs
				5		μs

\* Parameters with star mark are non-verified design reference.

## 23.6 比较器特性

Parameter		Test Condition	Min	TYP	MAX	UNIT
V <sub>CMP</sub>	Operating Voltage		2.0		5.5	V
I <sub>CMP</sub>	Current consumption*	VDD = 5V		100		μA
V <sub>OFFSET</sub>	Input offset voltage	VDD = 5V, V <sub>CM</sub> = 0.5VDD	-5		5	mV
T <sub>RS</sub>	Response time	VDD = 5V, V <sub>O</sub> rising VDD = 5V, V <sub>O</sub> falling	100 100			ns ns
T <sub>OSR</sub>	Output slew rate	VDD = 5V, V <sub>O</sub> rising VDD = 5V, V <sub>O</sub> falling	20 20			ns ns
V <sub>IREF</sub>	Internal 4V reference voltage	VDD = 5V	3.92	4	4.08	V
V <sub>IREF</sub>	Internal 3V reference voltage	VDD = 5V	2.94	3	3.06	V
V <sub>IREF</sub>	Internal 2V reference voltage	VDD = 5V	1.96	2	2.01	V
V <sub>CMR</sub>	Common mode input voltage	VDD = 5V	VSS+0.5		VDD-0.5	V

\* Parameters with star mark are non-verified design reference.

## 23.7 Flash存储器特性

Parameter		Test Condition	Min	TYP	MAX	UNIT
V <sub>dd</sub>	Supply Voltage		1.8		5.5	V
T <sub>en</sub>	Endurance time	25°C		*100K		Cycle
I <sub>wrt</sub>	Write current	25°C		3	4	mA
T <sub>wrt</sub>	Write time	Write 1 page = 32 bytes, 25°C		6	8	ms

\* Parameters with star mark are non-verified design reference.

## 24 指令集

本章对 SN8F5708 的综合汇编指令进行分类，总共包括 5 类：算术运算、逻辑运算、数据传送运算、布尔操作和程序分支指令，这些指令全部都与标准 8051 兼容。

### 符号说明

Symbol	说明
Rn	Working register R0-R7.
direct	One of 128 internal RAM locations or any Special Function register.
@Ri	Indirect internal or external RAM location addressed by register R0 Or R1.
#data	8-bit constant (immediate operand).
#data16	16-bit constant (immediate operand).
Bit	One of 128 software flags located in internal RAM, or any flag of bit-addressable Special Function Registers.
addr16	Destination address for LCALL or LJMP, can be anywhere within the 64K-byte page of program memory address space.
addr11	Destination address for ACALL or AJMP, within the same 2K-byte page of program memory as the first byte of the following instruction.
rel	SJMP and conditional jumps include an 8-bit offset byte. Its range is +127/-128 bytes relative to the first byte of the following instruction.
A	Accumulator.

### 运算指令

助记符	描述
ADD A, Rn	Add register to accumulator.
ADD A, direct	Add directly addressed data to accumulator.
ADD A, @Ri	Add indirectly addressed data to accumulator.
ADD A, #data	Add immediate data to accumulator.
ADDC A, Rn	Add register to accumulator with carry.
ADDC A, direct	Add directly addressed data to accumulator with carry.
ADDC A, @Ri	Add indirectly addressed data to accumulator with carry.
ADDC A, #data	Add immediate data to accumulator with carry.
SUBB A, Rn	Subtract register from accumulator with borrow.
SUBB A, direct	Subtract directly addressed data from accumulator with borrow.
SUBB A, @Ri	Subtract indirectly addressed data from accumulator with borrow.
SUBB A, #data	Subtract immediate data from accumulator with borrow.
INC A	Increment accumulator.
INC Rn	Increment register.
INC direct	Increment directly addressed location.
INC @Ri	Increment indirectly addressed location.
INC DPTR	Increment data pointer.
DEC A	Decrement accumulator.
DEC Rn	Decrement register.
DEC direct	Decrement directly addressed location.
DEC @Ri	Decrement indirectly addressed location.
MUL AB	Multiply A and B.
DIV	Divide A by B.
DAA	Decimally adjust accumulator.

**逻辑运算指令**

助记符	描述
ANL A, Rn	AND register to accumulator.
ANL A, direct	AND directly addressed data to accumulator.
ANL A, @Ri	AND indirectly addressed data to accumulator.
ANL A, #data	AND immediate data to accumulator.
ANL direct, A	AND accumulator to directly addressed location.
ANL direct, #data	AND immediate data to directly addressed location.
ORL A, Rn	OR register to accumulator.
ORL A, direct	OR directly addressed data to accumulator.
ORL A, @Ri	OR indirectly addressed data to accumulator.
ORL A, #data	OR immediate data to accumulator.
ORL direct, A	OR accumulator to directly addressed location.
ORL direct, #data	OR immediate tdata to directly addressed location.
XRL A, Rn	Exclusive OR (XOR) register to accumulator.
XRL A, direct	XOR directly addressed data to accumulator.
XRL A, @Ri	XOR indirectly addressed data to accumulator.
XRL A, #data	XOR immediate data to accumulator.
XRL direct, A	XOR accumulator to directly addressed location.
XRL direct, #data	XOR immediatedata directly addressed location.
CLR A	Clear accumulator.
CPL A	Complement accumulator.
RLA	Rotate accumulator left.
RLC A	Rotate accumulator left through carry.
RR A	Rotate accumulator right.
RRC A	Rotate accumulator right through carry.
SWAP A	Swap nibbles within the accumulator.

**数据传输指令**

助记符	描述
MOV A, Rn	Move register to accumulator.
MOV A, direct	Move directly addressed data to accumulator.
MOV A, @Ri	Move indirectly addressed data to accumulator.
MOV A, #data	Move immediate data to accumulator.
MOV Rn, A	Move accumulator to register.
MOV Rn, direct	Move directly addressed data to register.
MOV Rn, #data	Move immediate data to register.
MOV direct, A	Move accumulator to direct.
MOV direct, Rn	Move register to direct.
MOV direct1, direct2	Move directly addressed data to directly addressed location.
MOV direct, @Ri	Move indirectly addressed data to directly addressed location.
MOV direct, #data	Move immediate data to directly addressed location.
MOV @Ri, A	Move accumulator to indirectly addressed location.
MOV @Ri, direct	Move directly addressed data to indirectly addressed location.
MOV @Ri, #data	Move immediate data to indirectly addressed location.
MOV DPTR, #data16	Load data pointer with a 16-bit immediate.
MOVC A, @A+DPTR	Load accumulator with a code byte relative to DPTR.
MOVC A, @A+PC	Load accumulator with a code byte relative to PC.
MOVX A, @Ri	Move external RAM (8-bit address) to accumulator.
MOVX A, @DPTR	Move external RAM (16-bit address) to accumulator.
MOVX @Ri, A	Move accumulator to external RAM (8-bit address).
MOVX @DPTR, A	Move accumulator to external RAM (16-bit address).
PUSH direct	Push directly addressed data onto stack.
POP direct	Pop directly addressed data location from stack.
XCH A, Rn	Exchange register with accumulator.
XCH A, direct	Exchange directly addressed location with accumulator.
XCH A, @Ri	Exchange indirect RAM with accumulator.
XCHD A, @Ri	Exchange low-order nibbles of indirect and accumulator.

**布尔运算指令**

助记符	描述
CLR C	Clear carry flag.
CLR bit	Clear directly addressed bit.
SETB C	Set carry flag.
SETB bit	Set directly addressed bit.
CPL C	Complement carry flag.
CPL bit	Complement directly addressed bit.
ANL C, bit	AND directly addressed bit to carry flag.
ANL C, /bit	AND complement of directly addressed bit to carry.
ORL C, bit	OR directly addressed bit to carry flag.
ORL C, /bit	OR complement of directly addressed bit to carry.
MOV C, bit	Move directly addressed bit to carry flag.
MOV bit, C	Move carry flag to directly addressed bit.

**程序跳转指令**

助记符	描述
ACALL addr11	Absolute subroutine call.
LCALL addr16	Long subroutine call.
RET	Return from subroutine.
RETI	Return from interrupt.
AJMP addr11	Absolute jump.
LJMP addr16	Long jump.
SJMP rel	Short jump (relative address).
JMP @A+DPTR	Jump indirect relative to the DPTR.
JZ rel	Jump if accumulator is zero.
JNZ rel	Jump if accumulator is not zero.
JC rel	Jump if carry flag is set.
JNCrel	Jump if carry flag is not set.
JB bit, rel	Jump if directly addressed bit is set.
JNB bit, rel	Jump if directly addressed bit is not set.
JBC bit, rel	Jump if directly addressed bit is set and clear bit.
CJNE A, direct, rel	Compare directly addressed data to accumulator and jump if not equal.
CJNE A, #data, rel	Compare immediate data to accumulator and jump if not equal.
CJNE Rn, #data, rel	Compare immediate data to register and jump if not equal.
CJNE @Ri, #data, rel	Compare immediate to indirect and jump if not equal.
DJNZ Rn, rel	Decrement register and jump if not zero.
DJNZ direct, rel	Decrement directly addressed location and jump if not zero.
NOP	No operation for one cycle.

## 25 调试界面

调试界面 (SWAT)，与 GPIO P4.0 共用一个引脚，可更新内置程序存储器 IROM，并可与开发环境配合工作。若单片机在上电前连接到 SN-Link，P4.0 共用引脚会自动设置为调试界面功能；相反，若单片机在上电过程中没有检测到任何握手信号，该引脚会设置为其它功能。

### 25.1 最低要求


下面几项内容是建立合适的开发环境的基本要求，其兼容性已经过验证，在后面的版本中可以很好的执行。  
SN-Link的相关信息可以SONiX网址 [www.sonix.com.tw](http://www.sonix.com.tw) 下载，Keil C51 可从 [www.keil.com/c51](http://www.keil.com/c51) 下载。

- **SN-Link Adapter II:** 更新到 V3.1。
- **SN-Link Driver for Keil C51:** V1.00.32.
- **Keil C51:** V 9.50a 和 9.54a。

### 25.2 调试界面硬件

下面的电路图显示了如何正确地连接单片机到 SWAT 引脚和 SN-Link Adapter II。

开始调试之前，必须切断单片机的电源 (VDD)。把 SWAT 引脚连接到 SN-Link 的第 6 脚和第 8 脚，SN-Link 的第 2 脚和第 7 脚分别连接 VSS 和 VDD。打开单片机，就会自动开始握手操作，SN-Link 的红色指示灯 (Run) 显示连接成功。(详细内容请参考 SN8F5000 调试工具使用手册。)




## 26 ROM 烧录引脚

SN-LINK 和 MP5 Writer 支持 SN8F5708 系列 Flash ROM 的擦除/烧录/校正。

- **SN-LINK:** 调试界面。
- **MP5 Writer:** SN8F5708 系列。

### 26.1 MP5 Writer转接板引脚配置



JP7 (Mapping to 48-pin text tool)		
DIP 1	1	48
DIP 2	2	47
DIP 3	3	46
DIP 4	4	45
DIP 5	5	44
DIP 6	6	43
DIP 7	7	42
DIP 8	8	41
DIP 9	9	40
DIP 10	10	39
DIP 11	11	38
DIP 12	12	37
DIP 13	13	36
DIP 14	14	35
DIP 15	15	34
DIP 16	16	33
DIP 17	17	32
DIP 18	18	31
DIP 19	19	30
DIP 20	20	29
DIP 21	21	28
DIP 22	22	27
DIP 23	23	26
DIP 24	24	25

Writer JP7/JP6		
VDD	1	2
	-3	4
	-5	6
SWAT	7	8
SWAT	9	10
	-11	12
	-13	14
	-15	16
	-17	18
	-19	20
		PDB

JP5 for Writer transition board  
JP6 for dice and >48 pin package

## 26.2 MP5 Writer 烧录引脚配置

**SN8F5708F/J (LQFP48/QFN48)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	42	VDD	42
2	GND	43	VSS	43
7	SWAT	39	P4.0	39
9	SWAT	39	P4.0	39
20	PDB	8	P1.4	8

**SN8F570870J (QFN46)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	39	VDD	40
2	GND	40	VSS	41
7	SWAT	36	P4.0	37
9	SWAT	36	P4.0	37
20	PDB	7	P1.4	8

**SN8F5707F (LQFP44)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	39	VDD	41
2	GND	40	VSS	42
7	SWAT	36	P4.0	38
9	SWAT	36	P4.0	38
20	PDB	7	P1.4	9

**SN8F57086J (QFN40)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	35	VDD	39
2	GND	36	VSS	40
7	SWAT	32	P4.0	36
9	SWAT	32	P4.0	36
20	PDB	7	P1.4	11

**SN8F5705F/J (LQFP32/QFN32)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	28	VDD	36
2	GND	29	VSS	37
7	SWAT	25	P4.0	33
9	SWAT	25	P4.0	33
20	PDB	7	P1.4	15

**SN8F5704K/S (SKKIP28/SOP48)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	28	VDD	38
2	GND	1	VSS	11
7	SWAT	25	P4.0	35
9	SWAT	25	P4.0	35
20	PDB	11	P1.4	21

**SN8F57084J (QFN28)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	24	VDD	34
2	GND	25	VSS	35
7	SWAT	21	P4.0	31
9	SWAT	21	P4.0	31
20	PDB	7	P1.4	17

**SN8F57082S/T (SOP20/TSSOP20)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	20	VDD	34
2	GND	1	VSS	15
7	SWAT	17	P4.0	31
9	SWAT	17	P4.0	31
20	PDB	7	P1.4	21

**SN8F570822T (TSSOP20)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	1	VDD	15
2	GND	2	VSS	16
7	SWAT	20	P4.0	34
9	SWAT	20	P4.0	34
20	PDB	7	P1.4	21

**SN8F570812S (SOP16)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	13	VDD	29
2	GND	14	VSS	30
7	SWAT	12	P4.0	28
9	SWAT	12	P4.0	28
20	PDB	1	P1.4	17

**SN8F57085T (TSSOP16)**


Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	16	VDD	32
2	GND	1	VSS	17
7	SWAT	15	P4.0	31
9	SWAT	15	P4.0	31
20	PDB	4	P1.4	20

**SN8F57087T (TSSOP16)**

Writer 接口		MCU and JP7 48-pin Text tool 引脚配置		
JP5/JP6 引脚编号	JP5/JP6 引脚名称	MCU 引脚编号	MCU 引脚名称	JP7 引脚编号
1	VDD	15	VDD	31
2	GND	16	VSS	32
7	SWAT	14	P4.0	30
9	SWAT	14	P4.0	30
20	PDB	9	P1.4	25

## 27 订购信息

SONiX 的单片机的表面印有三栏信息：商标，单片机全称和日期码。



### 27.1 命名规则

单片机全称	封装类型
SN8F5708W	Wafer
SN8F5708H	Dice
SN8F5708FG	LQFP, 48 脚, 绿色封装
SN8F7508JG	QFN, 48 脚, 绿色封装
SN8F570870JG	QFN, 46 脚, 绿色封装
SN8F5707FG	LQFP, 44 脚, 绿色封装
SN8F5705FG	LQFP, 32 脚, 绿色封装
SN8F5705JG	QFN, 32 脚, 绿色封装
SN8F57084KG	SKDIP, 28 脚, 绿色封装
SN8F57084SG	SSOP, 28 脚, 绿色封装
SN8F57084JG	QFN, 28 脚, 绿色封装
SN8F57082SG	SOP, 20 脚, 绿色封装
SN8F57082TG	TSSOP, 20 脚, 绿色封装
SN8F570822TG	TSSOP, 20 脚, 绿色封装
SN8F570812SG	SOP, 16 脚, 绿色封装
SN8F57085TG	TSSOP, 16 脚, 绿色封装
SN8F57087TG	TSSOP, 16 脚, 绿色封装

## 27.2 日期码

日期码包括 2 个信息：生产日期和产品序列号。生产日期是公共信息，详见下表。

Year	15: 2015 16: 2016 17: 2017 et cetera
Month	1: January 2: February 3: March A: October B: November C: December et cetera
Date	1: 01 2: 02 3: 03 A: 10 B: 11 et cetera

## 28 附录：参考文档

SONiX为用户提供了参考文档，可以更快地熟悉SN8F5000 的性能。(从SONiX官网：[www.sonix.com.tw](http://www.sonix.com.tw) 下载)

文档名称	文档说明
SN8F5000 Starter-Kit User Manual	该文档介绍 SN8F5000 系列的 Starter-Kit，帮用户先选择合适的 Starter-Kit 进行产品开发。
SN8F5000 Family Instruction Set	该文档详细介绍 8051 的指令集，并进行简单示例说明。
SN8F5000 Family Instruction Mapping Table	该文档介绍 8-bit Flash/OTP Type 与 8051 Flash Type 相对应的指令。
SN8F5000 Package Information	该文档介绍 SN8F5000 系列单片机的机械数据，如高度、宽度和倾斜度等信息。
SN8F5000 Debug Tool Manual	该文档教用户按照 Keil C51 软件，并生产一个新的工程用于产品开发。

# SN8F5708 Series

## Datasheet **8051-based Microcontroller**

### 公司总部

台湾新竹县竹北市台元街 36 号 10 楼之一（台元科技园区）  
TEL: +886-3-5600888  
FAX: +886-3-5600889

### 台北办事处

台北市松德路 171 号 15 楼之 2  
TEL: +886-2-27591980  
FAX: +886-2-27598180  
mkt@sonix.com.tw  
sales@sonix.com.tw

### 香港办事处

香港新界沙田火炭禾盛街 11 号，中建电讯大厦 26 楼 03 室  
TEL: +852-2723-8086  
FAX: +852-2723-9179  
hk@sonix.com.tw

### 松翰深圳

中国广东省深圳市高新科技园区  
TEL: +86-755-2671-9666  
FAX: +86-755-2671-9786  
mkt@sonix.com.tw  
sales@sonix.com.tw

### USA Office

TEL: +1-714-3309877  
TEL: +1-949-4686539  
tlightbody@earthlink.net

### Japan Office

2F, 4 Chome-8-27Kudanminami  
Chiyoda-ku, Tokyo, Japan  
TEL: +81-3-6272-6070  
FAX: +81-3-6272-6165  
jpsales@sonix.com.tw

### FAE Support via email

8-bit Microcontroller Products:  
sa1fae@sonix.com.tw  
All Products: fae@sonix.com.tw